Datasheet

PN532_C1 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2017. All rights reserved.
Product data sheet
COMPANY PUBLIC
Rev. 3.6 — 28 November 2017
115436 219 of 222
continued >>
NXP Semiconductors
PN532/C1
Near Field Communication (NFC) controller
19. Contents
1 General description. . . . . . . . . . . . . . . . . . . . . . 1
2 Features and benefits . . . . . . . . . . . . . . . . . . . . 3
3 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
4 Quick reference data . . . . . . . . . . . . . . . . . . . . . 4
5 Ordering information. . . . . . . . . . . . . . . . . . . . . 5
6 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 6
7 Pinning information. . . . . . . . . . . . . . . . . . . . . . 7
7.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 8
8 Functional description . . . . . . . . . . . . . . . . . . 10
8.1 80C51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
8.1.1 PN532 memory map. . . . . . . . . . . . . . . . . . . . 11
8.1.2 Data memory . . . . . . . . . . . . . . . . . . . . . . . . . 12
8.1.2.1 IDATA memory . . . . . . . . . . . . . . . . . . . . . . . . 12
8.1.2.2 XRAM memory . . . . . . . . . . . . . . . . . . . . . . . . 14
8.1.3 Program memory . . . . . . . . . . . . . . . . . . . . . . 15
8.1.4 PCON module . . . . . . . . . . . . . . . . . . . . . . . . 16
8.1.5 Interrupt Controller . . . . . . . . . . . . . . . . . . . . . 16
8.1.5.1 Interrupt vectors . . . . . . . . . . . . . . . . . . . . . . . 16
8.1.5.2 Interrupt enable: IE0 and IE1 registers. . . . . . 17
8.1.5.3 Interrupt prioritization: IP0 and IP1 registers . 18
8.1.5.4 General purpose IRQ control . . . . . . . . . . . . . 20
8.1.6 Timer0/1 description . . . . . . . . . . . . . . . . . . . . 21
8.1.6.1 Timer0/1 registers. . . . . . . . . . . . . . . . . . . . . . 21
8.1.6.2 T01CON register . . . . . . . . . . . . . . . . . . . . . . 23
8.1.6.3 T01MOD register . . . . . . . . . . . . . . . . . . . . . . 24
8.1.6.4 T0L and T0H registers . . . . . . . . . . . . . . . . . . 25
8.1.6.5 T1L and T1H registers . . . . . . . . . . . . . . . . . . 26
8.1.6.6 Incrementer . . . . . . . . . . . . . . . . . . . . . . . . . . 26
8.1.6.7 Overflow detection . . . . . . . . . . . . . . . . . . . . . 27
8.1.7 Timer2 description . . . . . . . . . . . . . . . . . . . . . 27
8.1.7.1 Timer2 registers . . . . . . . . . . . . . . . . . . . . . . . 27
8.1.7.2 T2CON register . . . . . . . . . . . . . . . . . . . . . . . 28
8.1.7.3 T2MOD register . . . . . . . . . . . . . . . . . . . . . . . 29
8.1.7.4 T2L, T2H registers . . . . . . . . . . . . . . . . . . . . . 30
8.1.7.5 RCAP2L, RCAP2H registers . . . . . . . . . . . . . 30
8.1.8 Debug UART . . . . . . . . . . . . . . . . . . . . . . . . . 31
8.1.8.1 Feature list . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
8.1.8.2 Debug UART functional description . . . . . . . . 31
8.1.8.3 S0CON register . . . . . . . . . . . . . . . . . . . . . . . 33
8.1.8.4 S0BUF register . . . . . . . . . . . . . . . . . . . . . . . . 35
8.1.8.5 Mode 0 baud rate . . . . . . . . . . . . . . . . . . . . . . 35
8.1.8.6 Mode 2 baud rate . . . . . . . . . . . . . . . . . . . . . . 35
8.1.8.7 Mode 1 and 3 baud rates . . . . . . . . . . . . . . . . 36
8.1.8.8 Baud rates using Timer1 (Debug UART
mode 1 and 3) . . . . . . . . . . . . . . . . . . . . . . . . 36
8.1.8.9 Baud rates using Timer2 (Debug UART
mode 1 and 3) . . . . . . . . . . . . . . . . . . . . . . . . 38
8.2 General purpose IOs configurations . . . . . . . 38
8.2.1 Pad configurations description. . . . . . . . . . . . 40
8.2.1.1 Open-drain. . . . . . . . . . . . . . . . . . . . . . . . . . . 40
8.2.1.2 Quasi Bidirectional. . . . . . . . . . . . . . . . . . . . . 41
8.2.1.3 Input. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
8.2.1.4 Push-pull output. . . . . . . . . . . . . . . . . . . . . . . 43
8.2.2 GPIO registers description. . . . . . . . . . . . . . . 44
8.2.2.1 P7CFGA register . . . . . . . . . . . . . . . . . . . . . . 44
8.2.2.2 P7CFGB register . . . . . . . . . . . . . . . . . . . . . . 44
8.2.2.3 P7 register . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
8.2.2.4 P3CFGA register . . . . . . . . . . . . . . . . . . . . . . 45
8.2.2.5 P3CFGB register . . . . . . . . . . . . . . . . . . . . . . 46
8.2.2.6 P3 register . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
8.3 Host interfaces. . . . . . . . . . . . . . . . . . . . . . . . 48
8.3.1 Multi-InterFace (MIF) description. . . . . . . . . . 48
8.3.1.1 MIF register . . . . . . . . . . . . . . . . . . . . . . . . . . 49
8.3.1.2 Configuration modes of the host interface
pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
8.3.2 I
2
C interface. . . . . . . . . . . . . . . . . . . . . . . . . . 50
8.3.2.1 I
2
C functional description. . . . . . . . . . . . . . . . 50
8.3.2.2 Master transmitter mode . . . . . . . . . . . . . . . . 51
8.3.2.3 Master receiver mode . . . . . . . . . . . . . . . . . . 51
8.3.2.4 Slave receiver mode . . . . . . . . . . . . . . . . . . . 52
8.3.2.5 Slave transmitter mode . . . . . . . . . . . . . . . . . 53
8.3.2.6 I
2
C wake-up mode . . . . . . . . . . . . . . . . . . . . . 53
8.3.2.7 I
2
CCON register. . . . . . . . . . . . . . . . . . . . . . . 54
8.3.2.8 I
2
CSTA register . . . . . . . . . . . . . . . . . . . . . . . 57
8.3.2.9 I
2
CDAT register . . . . . . . . . . . . . . . . . . . . . . . 64
8.3.2.10 I
2
CADR register . . . . . . . . . . . . . . . . . . . . . . . 65
8.3.2.11 I
2
C_wu_control register . . . . . . . . . . . . . . . . . 65
8.3.3 FIFO manager . . . . . . . . . . . . . . . . . . . . . . . . 66
8.3.3.1 FIFO manager functional description. . . . . . . 66
8.3.3.2 RWL register . . . . . . . . . . . . . . . . . . . . . . . . . 67
8.3.3.3 TWL register . . . . . . . . . . . . . . . . . . . . . . . . . 67
8.3.3.4 FIFOFS register . . . . . . . . . . . . . . . . . . . . . . . 68
8.3.3.5 FIFOFF register . . . . . . . . . . . . . . . . . . . . . . . 68
8.3.3.6 SFF register . . . . . . . . . . . . . . . . . . . . . . . . . . 69
8.3.3.7 FIT register. . . . . . . . . . . . . . . . . . . . . . . . . . . 70
8.3.3.8 FITEN register . . . . . . . . . . . . . . . . . . . . . . . . 71
8.3.3.9 FDATA register. . . . . . . . . . . . . . . . . . . . . . . . 72
8.3.3.10 FSIZE register . . . . . . . . . . . . . . . . . . . . . . . . 72
8.3.4 HIGH SPEED UART (HSU). . . . . . . . . . . . . . 73
8.3.4.1 Mode of operation . . . . . . . . . . . . . . . . . . . . . 75
8.3.4.2 HSU Baud rate generator . . . . . . . . . . . . . . . 75
8.3.4.3 HSU preamble filter . . . . . . . . . . . . . . . . . . . . 75
8.3.4.4 HSU wake-up generator . . . . . . . . . . . . . . . . 76