Instruction manual

Table 15 (Cont.) Frame Buffer and Video Register Map
Start
Address Size Register Access
500 Models
1.E210.0000 32 bits Copy buffer register 0 R/W
1.E210.0004 32 bits Copy buffer register 1 R/W
1.E210.0008 32 bits Copy buffer register 2 R/W
1.E210.000C 32 bits Copy buffer register 3 R/W
1.E210.0010 32 bits Copy buffer register 4 R/W
1.E210.0014 32 bits Copy buffer register 5 R/W
1.E210.0018 32 bits Copy buffer register 6 R/W
1.E210.001C 32 bits Copy buffer register 7 R/W
1.E210.0020 32 bits Foreground R/W
1.E210.0024 32 bits Background R/W
1.E210.0028 32 bits PlaneMask R/W
1.E210.002C 32 bits PixelMask register R/W
1.E210.0030 3 bits Mode register R/W
1.E210.0034 4 bits Raster op register R/W
1.E210.0038 4 bits PixelShift register R/W
1.E210.003C 32 bits Address register R/W
1.E210.0040 32 bits Bresenham register 1 R/W
1.E210.0044 32 bits Bresenham register 2 R/W
1.E210.0048 32 bits Bresenham register 3 R
1.E210.004C BCont W
1.E210.0050 4 bits Deep register R/W
1.E210.0054 Start register W
1.E210.0058 Clear interrupt W
1.E210.0060 10 bits Video refresh count R/W
1.E210.0064 28 bits Video horizontal setup R/W
1.E210.0068 28 bits Video vertical setup R/W
1.E210.006C 9 bits Video base address R/W
1.E210.0070 Video valid W
1.E210.0074 1 bit Enable/disable interrupts W
1.E210.0078 8 bits TCCLK count R/W
1.E210.007C 10 bits VIDCLK count R/W
6–6 CXTurbo Graphics Subsystem: 300/500 Models