Datasheet
Pin Assignments
Pin
No
Pin
Name
Pin
No
Pin
Name
Pin
No
Pin
Name
Pin
No
Pin
Name
Pin
No
Pin
Name
Pin
No
Pin
Name
Pin
No
Pin
Name
Pin
No
Pin
Name
1
12V
3
,NC
37
VSS
73
VDD
109
VSS
145
12V
3
,NC
181
DQ29
217
VDD
253
DQ41
2
VSS
38
DQ24
74
CK0_t
110
TDQS14_t,
DQS14_t
146
VREFCA
182
VSS
218
CK1_t
254
VSS
3
DQ4
39
VSS
75
CK0_c
111
TDQS14_c,
DQS14_c
147
VSS
183
DQ25
219
CK1_c
255
DQS5_c
4
VSS
40
TDQS12_t,
DQS12_t
76
VDD
112
VSS
148
DQ5
184
VSS
220
VDD
256
DQS5_t
5
DQ0
41
TDQS12_c,
DQS12_c
77
VTT
113
DQ46
149
VSS
185
DQS3_c
221
VTT
257
VSS
6
VSS
42
VSS
78
EVENT_n
114
VSS
150
DQ1
186
DQS3_t
222
PARITY
258
DQ47
7
TDQS9_t,
DQS9_t
43
DQ30
79
A0
115
DQ42
151
VSS
187
VSS
223
VDD
259
VSS
8
TDQS9_c,
DQS9_c
44
VSS
80
VDD
116
VSS
152
DQS0_c
188
DQ31
224
BA1
260
DQ43
9
VSS
45
DQ26
81
BA0
117
DQ52
153
DQS0_t
189
VSS
225
A10/AP
261
VSS
10
DQ6
46
VSS
82
RAS_n/A16
118
VSS
154
VSS
190
DQ27
226
VDD
262
DQ53
11
VSS
47
CB4
83
VDD
119
DQ48
155
DQ7
191
VSS
227
RFU
263
VSS
12
DQ2
48
VSS
84
S0_n
120
VSS
156
VSS
192
CB5
228
WE_n/A14
264
DQ49
13
VSS
49
CB0
85
VDD
121
TDQS15_t,
DQS15_t
157
DQ3
193
VSS
229
VDD
265
VSS
14
DQ12
50
VSS
86
CAS_n/A15
122
TDQS15_c,
DQS15_c
158
VSS
194
CB1
230
NC
266
DQS6_c
15
VSS
51
TDQS17_t,
DQS17_t
87
ODT0
123
VSS
159
DQ13
195
VSS
231
VDD
267
DQS6_t
16
DQ8
52
TDQS17_c,
DQS17_c
88
VDD
124
DQ54
160
VSS
196
DQS8_c
232
A13
268
VSS
17
VSS
53
VSS
89
S1_n
125
VSS
161
DQ9
197
DQS8_t
233
VDD
269
DQ55
18
TDQS10_t,
DQS10_t
54
CB6
90
VDD
126
DQ50
162
VSS
198
VSS
234
A17
270
VSS
19
TDQS10_c,
DQS10_c
55
VSS
91
ODT1
127
VSS
163
DQS1_c
199
CB7
235
NC,C2
271
DQ51
20
VSS
56
CB2
92
VDD
128
DQ60
164
DQS1_t
200
VSS
236
VDD
272
VSS
21
DQ14
57
VSS
93
C0,CS2_n,NC
129
VSS
165
VSS
201
CB3
237
NC,CS3_c,C1
273
DQ61
22
VSS
58
RESET_n
94
VSS
130
DQ56
166
DQ15
202
VSS
238
SA2
274
VSS
23
DQ10
59
VDD
95
DQ36
131
VSS
167
VSS
203
CKE1
239
VSS
275
DQ57
24
VSS
60
CKE0
96
VSS
132
TDQS16_t,
DQS16_t
168
DQ11
204
VDD
240
DQ37
276
VSS
25
DQ20
61
VDD
97
DQ32
133
TDQS16_c,
DQS16_c
169
VSS
205
RFU
241
VSS
277
DQS7_c
26
VSS
62
ACT_n
98
VSS
134
VSS
170
DQ21
206
VDD
242
DQ33
278
DQS7_t
27
DQ16
63
BG0
99
TDQS13_t,
DQS13_t
135
DQ62
171
VSS
207
BG1
243
VSS
279
VSS
28
VSS
64
VDD
100
TDQS13_c,
DQS13_c
136
VSS
172
DQ17
208
ALERT_n
244
DQS4_c
280
DQ63
29
TDQS11_t,
DQS11_t
65
A12/BC_n
101
VSS
137
DQ58
173
VSS
209
VDD
245
DQS4_t
281
VSS
30
TDQS11_c,
DQS11_c
66
A9
102
DQ38
138
VSS
174
DQS2_c
210
A11
246
VSS
282
DQ59
31
VSS
67
VDD
103
VSS
139
SA0
175
DQS2_t
211
A7
247
DQ39
283
VSS
32
DQ22
68
A8
104
DQ34
140
SA1
176
VSS
212
VDD
248
VSS
284
VDDSPD
33
VSS
69
A6
105
VSS
141
SCL
177
DQ23
213
A5
249
DQ35
285
SDA
34
DQ18
70
VDD
106
DQ44
142
VPP
178
VSS
214
A4
250
VSS
286
VPP
35
VSS
71
A3
107
VSS
143
VPP
179
DQ19
215
VDD
251
DQ45
287
VPP
36
DQ28
72
A1
108
DQ40
144
RFU
180
VSS
216
A2
252
VSS
288
VPP
4
Note:
1. VPP is 2.5V DC
2. Pin 230 is defined as NC for UDIMMs, RDIMMs and LRDIMMs. Pin 230 is defined as SAVE_n for NVDIMMs.
3. Pins 1 and 145 are defined as NC for UDIMMs, RDIMMs and LRDIMMs. Pins 1 and 145 are defined as 12V for Hybrid /NVDIMM
4. The 5th VPP is required on all modules, DIMMs.