Datasheet

xi
March 5 2007 − June 2011 SCPS154C
Table Page
6−3 Upstream Isochrony Control Register Description 104 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−4 Upstream Isochronous Window 0 Control Register Description 105 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−5 Upstream Isochronous Window 1 Control Register Description 106 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−6 Upstream Isochronous Window 2 Control Register Description 107 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−7 Upstream Isochronous Window 3 Control Register Description 108 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−8 GPIO Control Register Description 109 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−9 GPIO Data Register Description 110 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−10 Serial-Bus Slave Address Register Description 111 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−11 Serial-Bus Control and Status Register Description 112 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−1 1394 OHCI Configuration Register Map 114 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−2 Command Register Description 115 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−3 Status Register Description 116 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−4 Class Code and Revision ID Register Description 117 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−5 Latency Timer and Class Cache Line Size Register Description 117 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−6 Header Type and BIST Register Description 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−7 OHCI Base Address Register Description 118 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−8 TI Base Address Register Description 119 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−9 Subsystem Identification Register Description 120 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−10 Interrupt Line and Pin Registers Description 120 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−11 MIN_GNT and MAX_LAT Register Description 121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−12 OHCI Control Register Description 121 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−13 Capability ID and Next Item Pointer Registers Description 122 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−14 Power Management Capabilities Register Description 122 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−15 Power Management Control and Status Register Description 123 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−16 Power Management Extension Registers Description 123 .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−17 PCI PHY Control Register 124 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−18 Miscellaneous Configuration Register 125 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−19 Link Enhancement Control Register Description 126 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−20 Subsystem Access Register Description 127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−1 OHCI Register Map 128 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−2 OHCI Version Register Description 130 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−3 GUID ROM Register Description 131 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−4 Asynchronous Transmit Retries Register Description 132 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−5 CSR Control Register Description 133 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−6 Configuration ROM Header Register Description 134 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−7 Bus Options Register Description 135 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−8 Configuration ROM Mapping Register Description 136 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−9 Posted Write Address Low Register Description 137 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−10 Posted Write Address High Register Description 137 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−11 Host Controller Control Register Description 138 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−12 Self-ID Count Register Description 140 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−13 Isochronous Receive Channel Mask High Register Description 141 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−14 Isochronous Receive Channel Mask Low Register Description 142 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−15 Interrupt Event Register Description 143 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−16 Interrupt Mask Register Description 145 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−17 Isochronous Transmit Interrupt Event Register Description 147 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−18 Isochronous Receive Interrupt Event Register Description 148 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−19 Initial Bandwidth Available Register Description 149 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Not Recommended for New Designs