Datasheet

v
2.11.48 Vertical Line Count Register 56. . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.49 AFE Coarse Gain for CH 1 Register 57. . . . . . . . . . . . . . . . . . .
2.11.50 AFE Coarse Gain for CH 2 Register 57. . . . . . . . . . . . . . . . . . .
2.11.51 AFE Coarse Gain for CH 3 Register 58. . . . . . . . . . . . . . . . . . .
2.11.52 AFE Coarse Gain for CH 4 Register 58. . . . . . . . . . . . . . . . . . .
2.11.53 AFE Fine Gain for Pb_B Register 59. . . . . . . . . . . . . . . . . . . . .
2.11.54 AFE Fine Gain for Y_G_Chroma Register 59. . . . . . . . . . . . . .
2.11.55 AFE Fine Gain for R_Pr Register 60. . . . . . . . . . . . . . . . . . . . .
2.11.56 AFE Fine Gain for CVBS_Luma Register 60. . . . . . . . . . . . . .
2.11.57 ROM Version Register 60. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.58 AGC White Peak Processing Register 61. . . . . . . . . . . . . . . . .
2.11.59 AGC Increment Speed Register 62. . . . . . . . . . . . . . . . . . . . . .
2.11.60 AGC Increment Delay Register 63. . . . . . . . . . . . . . . . . . . . . . .
2.11.61 Chip ID MSB Register 63. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.62 Chip ID LSB Register 63. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.63 VDP TTX Filter And Mask Registers 64. . . . . . . . . . . . . . . . . . .
2.11.64 VDP TTX Filter Control Register 65. . . . . . . . . . . . . . . . . . . . . .
2.11.65 VDP FIFO Word Count Register 66. . . . . . . . . . . . . . . . . . . . . .
2.11.66 VDP FIFO Interrupt Threshold Register 67. . . . . . . . . . . . . . . .
2.11.67 VDP FIFO Reset Register 67. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.68 VDP FIFO Output Control Register 67. . . . . . . . . . . . . . . . . . . .
2.11.69 VDP Line Number Interrupt Register 67. . . . . . . . . . . . . . . . . .
2.11.70 VDP Pixel Alignment Register 68. . . . . . . . . . . . . . . . . . . . . . . .
2.11.71 VDP Line Start Register 68. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.72 VDP Line Stop Register 68. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.73 VDP Global Line Mode Register 68. . . . . . . . . . . . . . . . . . . . . .
2.11.74 VDP Full Field Enable Register 69. . . . . . . . . . . . . . . . . . . . . . .
2.11.75 VDP Full Field Mode Register 69. . . . . . . . . . . . . . . . . . . . . . . .
2.11.76 VBUS Data Access With No VBUS Address Increment
Register 69. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.77 VBUS Data Access With VBUS Address Increment
Register 69. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.78 FIFO Read Data Register 70. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.79 VBUS Address Access Register 70. . . . . . . . . . . . . . . . . . . . . .
2.11.80 Interrupt Raw Status 0 Register 71. . . . . . . . . . . . . . . . . . . . . . .
2.11.81 Interrupt Raw Status 1 Register 72. . . . . . . . . . . . . . . . . . . . . . .
2.11.82 Interrupt Status 0 Register 73. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.83 Interrupt Status 1 Register 74. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.84 Interrupt Mask 0 Register 75. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.85 Interrupt Mask 1 Register 76. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.86 Interrupt Clear 0 Register 77. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11.87 Interrupt Clear 1 Register 78. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12 VBUS Register Definitions 79. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12.1 VDP Closed Caption Data Register 79. . . . . . . . . . . . . . . . . . .