Datasheet

Contents
iv
May 2008SLLS519G
Section Page
5 USB Registers 25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1 FUNADR: Function Address Register (Addr:FFFFh) 25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 USBSTA: USB Status Register (Addr:FFFEh) 25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3 USBMSK: USB Interrupt Mask Register (Addr:FFFDh) 26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4 USBCTL: USB Control Register (Addr:FFFCh) 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5 MODECNFG: Mode Configuration Register (Addr:FFFBh) 27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.6 Vendor ID/Product ID 28 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.7 SERNUM7: Device Serial Number Register (Byte 7) (Addr:FFEFh) 28 . . . . . . . . . . . . . . . . . . . . . .
5.8 SERNUM6: Device Serial Number Register (Byte 6) (Addr:FFEEh) 29 . . . . . . . . . . . . . . . . . . . . . .
5.9 SERNUM5: Device Serial Number Register (Byte 5) (Addr:FFEDh) 29 . . . . . . . . . . . . . . . . . . . . . .
5.10 SERNUM4: Device Serial Number Register (Byte 4) (Addr:FFECh) 29 . . . . . . . . . . . . . . . . . . . . . .
5.11 SERNUM3: Device Serial Number Register (Byte 3) (Addr:FFEBh) 29 . . . . . . . . . . . . . . . . . . . . . .
5.12 SERNUM2: Device Serial Number Register (Byte 2) (Addr:FFEAh) 30 . . . . . . . . . . . . . . . . . . . . . .
5.13 SERNUM1: Device Serial Number Register (Byte 1) (Addr:FFE9h) 30 . . . . . . . . . . . . . . . . . . . . . .
5.14 SERNUM0: Device Serial Number Register (Byte 0) (Addr:FFE8h) 30 . . . . . . . . . . . . . . . . . . . . . .
5.15 Function Reset And Power-Up Reset Interconnect 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.16 Pullup Resistor Connect/Disconnect 31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6 DMA Controller 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1 DMA Controller Registers 33 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1.1 DMACDR1: DMA Channel Definition Register (UART Transmit Channel)
(Addr:FFE0h) 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1.2 DMACSR1: DMA Control And Status Register (UART Transmit Channel)
(Addr:FFE1h) 34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1.3 DMACDR3: DMA Channel Definition Register (UART Receive Channel)
(Addr:FFE4h) 35 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1.4 DMACSR3: DMA Control And Status Register (UART Receive Channel)
(Addr:FFE5h) 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2 Bulk Data I/O Using the EDB 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2.1 IN Transaction (TUSB3410 to Host) 37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2.2 OUT Transaction (Host to TUSB3410) 38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7 UART 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1 UART Registers 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.1 RDR: Receiver Data Register (Addr:FFA0h) 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.2 TDR: Transmitter Data Register (Addr:FFA1h) 39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.3 LCR: Line Control Register (Addr:FFA2h) 40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.4 FCRL: UART Flow Control Register (Addr:FFA3h) 41 . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.5 Transmitter Flow Control 42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.6 MCR: Modem-Control Register (Addr:FFA4h) 43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.7 LSR: Line-Status Register (Addr:FFA5h) 44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.8 MSR: Modem-Status Register (Addr:FFA6h) 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.9 DLL: Divisor Register Low Byte (Addr:FFA7h) 46 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.10 DLH: Divisor Register High Byte (Addr:FFA8h) 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.11 Baud-Rate Calculation 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.12 XON: Xon Register (Addr:FFA9h) 47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.13 XOFF: Xoff Register (Addr:FFAAh) 48
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.14 MASK: UART Interrupt-Mask Register (Addr:FFABh) 48 . . . . . . . . . . . . . . . . . . . . . . . .