Datasheet

vii
List of Tables
Table Title Page
2−1 Signal Names Sorted by PGE Terminal Numbers 2−3. . . . . . . . . . . . . . . . . . .
2−2 Signal Names Sorted by GGW Terminal Numbers 2−4. . . . . . . . . . . . . . . . . . .
2−3 Signal Names Sorted Alphanumerically to Terminal Number 2−5. . . . . . . . . .
2−4 Power Supply Terminals 2−6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−5 Reset and Miscellaneous Terminals 2−7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−6 32-Bit PCI Bus Terminals 2−8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−7 PCI 64-Bit Bus Extension Terminals 2−10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−8 PHY-Link Interface Terminals 2−11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−1 Bit Field Access Tag Descriptions 3−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−2 PCI Configuration Register Map 3−3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−3 Command Register Description 3−4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−4 Status Register Description 3−5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−5 Class Code and Revision ID Register Description 3−6. . . . . . . . . . . . . . . . . . .
3−6 Latency Timer and Class Cache Line Size Register Description 3−6. . . . . . .
3−7 Header Type and BIST Register Description 3−7. . . . . . . . . . . . . . . . . . . . . . . .
3−8 OHCI Base Address Register Description 3−7. . . . . . . . . . . . . . . . . . . . . . . . . .
3−9 TI Base Address Register Description 3−
8. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−10 CardBus CIS Base Address Register Description 3−9. . . . . . . . . . . . . . . . . . .
3−11 CardBus CIS Pointer Register Description 3−10. . . . . . . . . . . . . . . . . . . . . . . . .
3−12 Subsystem Identification Register Description 3−11. . . . . . . . . . . . . . . . . . . . . .
3−13 Interrupt Line and Pin Register Description 3−12. . . . . . . . . . . . . . . . . . . . . . . . .
3−14 MIN_GNT and MAX_LAT Register Description 3−12. . . . . . . . . . . . . . . . . . . . .
3−15 OHCI Control Register Description 3−13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−16 Capability ID and Next Item Pointer Register Description 3−13. . . . . . . . . . . . .
3−17 Power Management Capabilities Register Description 3−14. . . . . . . . . . . . . . .
3−18 Power Management Control and Status Register Description 3−15. . . . . . . . .
3−19 Power Management Extension Register Description 3−15. . . . . . . . . . . . . . . . .
3−20 Multifunction Select Register 3−16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−21 Miscellaneous Configuration Register 3−17. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−22 Link Enhancement Control Register Description 3−18. . . . . . . . . . . . . . . . . . . .
3−23 Subsystem Access Register Description 3−19. . . . . . . . . . . . . . . . . . . . . . . . . . .
3−24 GPIO Control Register Description 3−20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−1 OHCI Register Map 4−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−2 OHCI Version Register Description 4
−4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−3 GUID ROM Register Description 4−4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−4 Asynchronous Transmit Retries Register Description 4−5. . . . . . . . . . . . . . . .
4−5 CSR Control Register Description 4−6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .