Datasheet

 
 
SPRS161K − MARCH 2001 − REVISED JULY 2007
84
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443
peripheral register description (continued)
Table 16. Lx2401A DSP Peripheral Register Description (Continued)
ADDR
BIT 15 BIT 14 BIT 13 BIT 12 BIT 11 BIT 10 BIT 9 BIT 8
REG
ADDR
BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0
REG
GENERAL-PURPOSE (GP) TIMER CONFIGURATION CONTROL REGISTERS − EVA (CONTINUED)
07405h
D15 D14 D13 D12 D11 D10 D9 D8
T2CNT
07405h
D7 D6 D5 D4 D3 D2 D1 D0
T2CNT
07406h
D15 D14 D13 D12 D11 D10 D9 D8
T2CMPR
07406h
D7
D6 D5 D4 D3 D2 D1 D0
T2CMPR
07407h
D15 D14 D13 D12 D11 D10 D9 D8
T2PR
07407h
D7 D6 D5 D4 D3 D2 D1 D0
T2PR
07408h
FREE SOFT — TMODE1 TMODE0 TPS2 TPS1 TPS0
T2CON
07408h
T2SWT1 TENABLE TCLKS1 TCLKS0 TCLD1 TCLD0 TECMPR SELT1PR
T2CON
07409h
to
07410h
Illegal
FULL AND SIMPLE COMPARE UNIT REGISTERS − EVA
07411h
CENABLE CLD1 CLD0 SVENABLE ACTRLD1 ACTRLD0 FCOMPOE
PDPINTA
STATUS
COMCONA
07411h
— — — — — — — —
COMCONA
07412h Illegal
07413h
SVRDIR D2 D1 D0 CMP6ACT1 CMP6ACT0 CMP5ACT1 CMP5ACT0
ACTRA
07413h
CMP4ACT1 CMP4ACT0 CMP3ACT1 CMP3ACT0 CMP2ACT1 CMP2ACT0 CMP1ACT1 CMP1ACT0
ACTRA
07414h
Illegal
07414h Illegal
07415h
— — — — DBT3 DBT2 DBT1 DBT0
DBTCONA
07415h
EDBT3 EDBT2 EDBT1 DBTPS2 DBTPS1 DBTPS0 — —
DBTCONA
07416h Illegal
07417h
D15 D14 D13 D12 D11 D10 D9 D8
CMPR1
07417h
D7 D6 D5 D4 D3 D2 D1 D0
CMPR1
07418h
D15 D14 D13 D12 D11 D10 D9 D8
CMPR2
07418h
D7
D6 D5 D4 D3 D2 D1 D0
CMPR2
07419h
D15 D14 D13 D12 D11 D10 D9 D8
CMPR3
07419h
D7
D6 D5 D4 D3 D2 D1 D0
CMPR3
0741Ah
to
0741Fh
Illegal
These bits are not applicable in the Lx2401A since either (i) the peripheral functionality is absent or (ii) the corre-
These bits are not applicable in the Lx2401A since either (i) the peripheral functionality is absent or (ii) the corre-
sponding pins have not been bonded out of the device.