Datasheet

 
 
SPRS161K − MARCH 2001 − REVISED JULY 2007
2
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443
description 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
TMS320x240xA device summary 4. . . . . . . . . . . . . . .
description 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
TMS320x240xA device summary 5. . . . . . . . . . . . . . .
functional block diagram of the LF2401A
DSP controller 6. . . . . . . . . . . . . . . . . . . . . . . . . . .
functional block diagram of the LC2401A
DSP controller 7. . . . . . . . . . . . . . . . . . . . . . . . . . .
terminal functions 9. . . . . . . . . . . . . . . . . . . . . . . . . . . .
constraints while emulating with JTAG
port pins and GPIO functions 17. . . . . . . . . . . .
in-circuit emulation options 18. . . . . . . . . . . . . . . . . .
memory map 19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
peripheral memory map 21. . . . . . . . . . . . . . . . . . . . .
device reset and interrupts 22. . . . . . . . . . . . . . . . . . .
interrupt request structure 24. . . . . . . . . . . . . . . . . . .
DSP CPU core 25. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
TMS320Lx2401A instruction set 25. . . . . . . . . . . . . .
addressing modes 25. . . . . . . . . . . . . . . . . . . . . . . . . .
scan-based emulation 26. . . . . . . . . . . . . . . . . . . . . . .
functional block diagram of the 2401A
DSP CPU 27. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2401A legend for the internal hardware 28. . . . . . . .
status and control registers 29. . . . . . . . . . . . . . . . . .
central processing unit 30. . . . . . . . . . . . . . . . . . . . . .
internal memory 34. . . . . . . . . . . . . . . . . . . . . . . . . . .
dual-access RAM (DARAM) 34. . . . . . . . . . . . . . . . .
single-access RAM (SARAM) 34. . . . . . . . . . . . . . . .
ROM (LC2401A) 34. . . . . . . . . . . . . . . . . . . . . . . . . . .
Flash EEPROM (LF2401A) 34. . . . . . . . . . . . . . . . . .
boot ROM† 35. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Flash/ROM security 36. . . . . . . . . . . . . . . . . . . . . . . . .
peripherals 37. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
event manager module (EVA) 37. . . . . . . . . . . . . . . .
enhanced analog-to-digital converter
(ADC) module 41. . . . . . . . . . . . . . . . . . . . . . . . .
serial communications interface
(SCI) module 43. . . . . . . . . . . . . . . . . . . . . . . . . .
PLL-based clock module 45. . . . . . . . . . . . . . . . . . . .
external reference crystal clock option 46. . . . . . . . .
external reference oscillator clock option 46. . . . . . .
low-power modes 46. . . . . . . . . . . . . . . . . . . . . . . . . .
clock domains 46. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
other power-down options 47. . . . . . . . . . . . . . . . . . .
digital I/O and shared pin functions 48. . . . . . . . . . . .
watchdog (WD) timer module 49. . . . . . . . . . . . . . . .
development support 52. . . . . . . . . . . . . . . . . . . . . . . .
device and development support
tool nomenclature 53. . . . . . . . . . . . . . . . . . . . . .
documentation support 55. . . . . . . . . . . . . . . . . . . . . .
LF2401A AND LC2401A ELECTRICAL
SPECIFICATIONS DATA 57. . . . . . . . . . . . . . . .
absolute maximum ratings over
operating temperature range 57. . . . . . . . . . . . .
recommended operating conditions 57. . . . . . . . . . .
current consumption graphs 60. . . . . . . . . . . . . . . . .
reducing current consumption 60. . . . . . . . . . . . . . . .
emulator connection without signal buffering
for the DSP 60. . . . . . . . . . . . . . . . . . . . . . . . . . . .
PARAMETER MEASUREMENT
INFORMATION 62. . . . . . . . . . . . . . . . . . . . . . . .
signal transition levels 62. . . . . . . . . . . . . . . . . . . . . . .
timing parameter symbology 63. . . . . . . . . . . . . . . . .
general notes on timing parameters 63. . . . . . . . . . .
external reference crystal/clock with PLL
circuit enabled 64. . . . . . . . . . . . . . . . . . . . . . . . .
timing with the PLL circuit enabled 64. . . . . . . . . . . .
RS
timing 65. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
low-power mode timing 68. . . . . . . . . . . . . . . . . . . . . .
LPM2 wake-up timing 70. . . . . . . . . . . . . . . . . . . . . . .
timing event manager interface 71. . . . . . . . . . . . . . .
PWM timing 71. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
capture timing 72. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
interrupt timing 73. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
general-purpose input/output timing 74. . . . . . . . . . .
10-bit analog-to-digital converter (ADC) 75. . . . . . . .
migrating from other 240xA
devices to Lx2401A 77. . . . . . . . . . . . . . . . . . . .
migrating from LF240xA (Flash)
devices to LC240xA (ROM) devices 78. . . . . .
peripheral register description 79. . . . . . . . . . . . . . . .
mechanical data 87. . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table of Contents