Interpolated Control (VIC) Port Reference Guide

Contents
ixContentsSPRU629
4.12.6 Video Display Field 1 Vertical Blanking End Register (VDVBLKE1) 4-64. . . . . . . .
4.12.7 Video Display Field 2 Vertical Blanking Start Register (VDVBLKS2) 4-65. . . . . . .
4.12.8 Video Display Field 2 Vertical Blanking End Register (VDVBLKE2) 4-67. . . . . . . .
4.12.9 Video Display Field 1 Image Offset Register (VDIMGOFF1) 4-68. . . . . . . . . . . . . .
4.12.10 Video Display Field 1 Image Size Register (VDIMGSZ1) 4-70. . . . . . . . . . . . . . . .
4.12.11 Video Display Field 2 Image Offset Register (VDIMGOFF2) 4-71. . . . . . . . . . . . . .
4.12.12 Video Display Field 2 Image Size Register (VDIMGSZ2) 4-73. . . . . . . . . . . . . . . .
4.12.13 Video Display Field 1 Timing Register (VDFLDT1) 4-74. . . . . . . . . . . . . . . . . . . . . .
4.12.14 Video Display Field 2 Timing Register (VDFLDT2) 4-75. . . . . . . . . . . . . . . . . . . . . .
4.12.15 Video Display Threshold Register (VDTHRLD) 4-76. . . . . . . . . . . . . . . . . . . . . . . . .
4.12.16 Video Display Horizontal Synchronization Register (VDHSYNC) 4-78. . . . . . . . .
4.12.17 Video Display Field 1 Vertical Synchronization Start Register
(VDVSYNS1) 4-79. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12.18 Video Display Field 1 Vertical Synchronization End Register
(VDVSYNE1) 4-80. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12.19 Video Display Field 2 Vertical Synchronization Start Register
(VDVSYNS2) 4-81. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12.20 Video Display Field 2 Vertical Synchronization End Register
(VDVSYNE2) 4-82. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12.21 Video Display Counter Reload Register (VDRELOAD) 4-83. . . . . . . . . . . . . . . . . .
4.12.22 Video Display Display Event Register (VDDISPEVT) 4-84. . . . . . . . . . . . . . . . . . .
4.12.23 Video Display Clipping Register (VDCLIP) 4-85. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12.24 Video Display Default Display Value Register (VDDEFVAL) 4-86. . . . . . . . . . . . . .
4.12.25 Video Display Vertical Interrupt Register (VDVINT) 4-88. . . . . . . . . . . . . . . . . . . . .
4.12.26 Video Display Field Bit Register (VDFBIT) 4-89. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12.27 Video Display Field 1 Vertical Blanking Bit Register (VDVBIT1) 4-90. . . . . . . . . .
4.12.28 Video Display Field 2 Vertical Blanking Bit Register (VDVBIT2) 4-92. . . . . . . . . .
4.13 Video Display Registers Recommended Values 4-94. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.14 Video Display FIFO Registers 4-96. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 General Purpose I/O Operation 5-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Signals not used for video display or video capture can be used as general-purpose I/O signals.
5.1 GPIO Registers 5-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1 Video Port Peripheral Identification Register (VPPID) 5-3. . . . . . . . . . . . . . . . . . . . .
5.1.2 Video Port Peripheral Control Register (PCR) 5-4. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.3 Video Port Pin Function Register (PFUNC) 5-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.4 Video Port Pin Direction Register (PDIR) 5-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.5 Video Port Pin Data Input Register (PDIN) 5-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.6 Video Port Pin Data Output Register (PDOUT) 5-13. . . . . . . . . . . . . . . . . . . . . . . . .
5.1.7 Video Port Pin Data Set Register (PDSET) 5-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.8 Video Port Pin Data Clear Register (PDCLR) 5-17. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.9 Video Port Pin Interrupt Enable Register (PIEN) 5-19. . . . . . . . . . . . . . . . . . . . . . . .
5.1.10 Video Port Pin Interrupt Polarity Register (PIPOL) 5-21. . . . . . . . . . . . . . . . . . . . . .
5.1.11 Video Port Pin Interrupt Status Register (PISTAT) 5-23. . . . . . . . . . . . . . . . . . . . . . .
5.1.12 Video Port Pin Interrupt Clear Register (PICLR) 5-25. . . . . . . . . . . . . . . . . . . . . . . .