Computer Hardware User's Guide

Figures
xxv Contents
12–41 TMS320C30 and TMS320C31 CPU/DMA Interrupt-Enable Register 12-60. . . . . . . . . . . . . . .
12–42 TMS320C32 CPU/DMA Interrupt-Enable Register 12-60. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12–43 Mechanism for No DMA Synchronization 12-65. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12–44 Mechanism for DMA Source Synchronization 12-66. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12–45 Mechanism for DMA Destination Synchronization 12-66. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12–46 Mechanism for DMA Source and Destination Synchronization 12-67. . . . . . . . . . . . . . . . . . . .
12–47 DMA Timing When Destination is On Chip 12-69. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12–48 DMA Timing When Destination is an STRB, STRB0, STRB1, MSTRB Bus 12-70. . . . . . . . . .
12–49 DMA Timing When Destination is an IOSTRB Bus 12-72. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13–1 Encoding for General Addressing Modes 13-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13–2 Encoding for 3-Operand Addressing Modes 13-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13–3 Encoding for Parallel Addressing Modes 13-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13–4 Encoding for Extended Parallel Addressing Instructions 13-26. . . . . . . . . . . . . . . . . . . . . . . . . .
13–5 Encoding for Conditional-Branch Addressing Modes 13-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13–6 Status Register 13-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–1 Boot-Loader Flow Chart C-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .