Datasheet

v
List of Illustrations
Figure Title Page
2−1 TAS3103 Detailed Hardware Block Diagram 2−2. . . . . . . . . . . . . . . . . . . . . . . . . . .
2−2 Discrete Serial Data Formats 2−3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−3 Four-Channel TDM Serial Data Formats 2−3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−4 SAP Configuration Subaddress Fields 2−4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−5 Recommended Procedure for Issuing SAP Configuration Updates 2−5. . . . . . .
2−6 Format Options: Input Serial Audio Port 2−7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−7 TDM Format Options: Output Serial Audio Port 2−8. . . . . . . . . . . . . . . . . . . . . . . .
2−8 Discrete Format Options: Output Serial Audio Port 2−9. . . . . . . . . . . . . . . . . . . . .
2−9 Word Size Settings 2−9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−10 8 CH TDM Format Using SAP Modes 0101 and 1000 2−10. . . . . . . . . . . . . . . .
2−11 6 CH Data, 8 CH Transfer TDM Format Using SAP Modes
0101 and 1000 2−10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−12 SAP Input-to-Output Latency 2−11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−13 SAP Input-to-Output Latency for I
2
S Format Conversions 2−12. . . . . . . . . . . . .
2−14 DPLL and Clock Management Block Diagram 2−15. . . . . . . . . . . . . . . . . . . . . . .
2−15 I
2
C Slave Mode Communication Protocol 2−17. . . . . . . . . . . . . . . . . . . . . . . . . . .
2−16 I
2
C Subaddress Access Protocol 2−18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−17 Digital Audio Processor Arithmetic Unit Block Diagram 2−21. . . . . . . . . . . . . . . .
2−18 DAP Arithmetic Unit Data Word Structure 2−22. . . . . . . . . . . . . . . . . . . . . . . . . . .
2−19 DAP ALU Operation With Intermediate Overflow 2−22. . . . . . . . . . . . . . . . . . . . .
2−20 TAS3103 Reset Circuitry 2−23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−21 GPIO Port Circuitry 2−25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−22 Volume Adjustment Timing—Master I
2
C Mode 2−27. . . . . . . . . . . . . . . . . . . . . . .
3−1 5.23 Format 3−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−2 Conversion Weighting Factors—5.23 Format to Floating Point 3−1. . . . . . . . . . .
3−3 Alignment of 5.23 Coefficient in 32-Bit I
2
C Word 3−2. . . . . . . . . . . . . . . . . . . . . . .
3−4 25.23 Format 3−2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−5 Alignment of 5.23 Coefficient in 32-Bit I2C Word 3−3. . . . . . . . . . . . . . . . . . . . . . .
3−6 Alignment of 25.23 Coefficient in Two 32-Bit I
2
C Words 3−3. . . . . . . . . . . . . . . . .
3−7 Serial Input Port to Processing Node Topology 3−5. . . . . . . . . . . . . . . . . . . . . . . . .
3−8. Input Mixer and Effects Block Topology—Internal Processing
Nodes A, B, C, D, E, and F 3−6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−9 Input Mixer Topology—Internal Processing Nodes G and H 3−7. . . . . . . . . . . . . .