Datasheet

vi
3−9 Input Mixer Topology—Internal Processing Nodes G and H 3−7. . . . . . . . . . . . . .
3−10 TAS3103A 3D Effects Processing Block 3−9. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−11 Biquad Filter Structure and Coefficient Subaddress Format 3−10. . . . . . . . . . . .
3−12 Tone Control Registers 3−12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−13 Bass and Treble Filter Selections 3−13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−14 Bass and Treble Application Example—Subaddress Parameters 3−15. . . . . . .
3−15 I
2
C Bass/Treble Activity Monitor Procedure 3−17. . . . . . . . . . . . . . . . . . . . . . . . .
3−16 Soft Volume and Loudness Compensation Block Diagram 3−19. . . . . . . . . . . . .
3−17 Loudness Compensation Block Diagram 3−25. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−18 Detailed Block Diagram—Soft Volume and Loudness Compensation 3−26. . .
3−19 Delay-Line Memory Implementation 3−28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−20 Maximum Delay-Line Lengths 3−29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−21 DRC Positioning in TAS3103A Processing Flow 3−30. . . . . . . . . . . . . . . . . . . . .
3−22 DRC Transfer Function Structure 3−31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−23 DRC Block Diagram 3−33. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−24 DRC Input Word Structure for 0-dB Channel Processing Gain 3−37. . . . . . . . .
3−25 DRC Transfer Curve—Example 1 3−39. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−26 DRC Transfer Curve—Example 2 3−41. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−27 DRC Transfer Curve—Example 3 3−43. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−28 DRC Transfer Curve—Example 4 3−45. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−29 Spectrum Analyzer/VU Meter Block Diagram 3−47. . . . . . . . . . . . . . . . . . . . . . . .
3−30 Logarithmic Number Conversions—Spectrum Analyzer/VU Meter 3−48. . . . . .
3−31 Dither Data Block Diagram 3−50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−32 Dither Data Magnitude (Gain = 1) 3−52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−33 Triangular Dither Statistics, Case 1 3−53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−34 Triangular Dither Statistics, Case 2 3−54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−35 Processing Node to Serial Output Port Topology 3−56. . . . . . . . . . . . . . . . . . . . .
3−36 Output Crossbar Mixer Topology 3−57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−1 Master Clock Signals Timing Waveforms 4−3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−2 Control Signals Timing Waveforms 4−4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−3 Serial Audio Port Slave-Mode Timing Waveforms 4−5. . . . . . . . . . . . . . . . . . . . . .
4−4 Serial Audio Port Master-Mode Timing Waveforms 4−6. . . . . . . . . . . . . . . . . . . . .
4−5 I
2
C Start and Stop Conditions Timing Waveforms 4−8. . . . . . . . . . . . . . . . . . . . . .