Datasheet

iii
Contents
Section Title Page
1 Introduction 1−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1 Features 1−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2 Terminal Assignments 1−2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3 Hardware Block Diagram 1−3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4 Functional Block Diagram 1−4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.5 Ordering Information 1−5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.6 Terminal Functions 1−5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.7 Operational Modes 1−9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.7.1 Terminal-Controlled Modes 1−9. . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.7.2 I
2
C Bus-Controlled Modes 1−11. . . . . . . . . . . . . . . . . . . . . . . . . . .
2 Hardware Architecture 2−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1 Input and Output Serial Audio Ports (SAPs) 2−3. . . . . . . . . . . . . . . . . . . . . .
2.1.1 SAP Configuration Options 2−3. . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.2 Processing Flow—SAP Input to SAP Output 2−10. . . . . . . . . . .
2.2 DPLL and Clock Management 2−14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2.1 TAS3103A Sample-Rate Changes 2−15. . . . . . . . . . . . . . . . . . . .
2.2.2 The Microprocessor Clock and I
2
C 2−17. . . . . . . . . . . . . . . . . . . .
2.3 Controller 2−18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.1 8051 Microprocessor 2−18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.2 I
2
C Bus Controller 2−18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Digital Audio Processor (DAP) Arithmetic Unit 2−23. . . . . . . . . . . . . . . . . . .
2.5 Reset 2−25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6 Power Down 2−26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7 Watchdog Timer 2−26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.8 General-Purpose I/O (GPIO) Ports 2−27. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.8.1 GPIO Functionality—I
2
C Master Mode 2−27. . . . . . . . . . . . . . . .
2.8.2 GPIO Functionality—I
2
C Slave Mode 2−28. . . . . . . . . . . . . . . . . .
3 Firmware Architecture 3−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1 I
2
C Coefficient Number Formats 3−1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1 28-Bit 5.23 Number Format 3−1. . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.2 48-Bit 25.23 Number Format 3−2. . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 Input Crossbar Mixers 3−4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 3D Effects Block 3−8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.1 CH1/CH2 Effects Block 3−8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3.2 CH3 Effects Block 3−8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4 Biquad Filters 3−10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5 Bass and Treble Processing 3−11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.5.1 Treble and Bass Processing and Concurrent I
2
C
Read Transactions 3−16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .