Datasheet

Contents
viii

Figure 1–1. Functional Block Diagram for the SRC4192 and SRC4193 1-3. . . . . . . . . . . . . . . . . . . . . .
Figure 1–2. Functional Block Diagram for the SRC4192EVM 1-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure 4–1. SRC4192EVM Schematic Diagram (page 1 of 2) 4-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure 4–2. SRC4192EVM Schematic Diagram (page 2 of 2) 4-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure 4–3. PCB Silkscreen, Top Layer 4-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure 4–4. Top Side Layout (Component Side) 4-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure 4–5. Bottom Side Layout (Solder Side) 4-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Table 2–1. Absolute Maximum Operating Conditions 2-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 2–2. Default Switch and Jumper Settings 2-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–1. SRC419x Input & Output Port Mode Selection 3-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–2. SRC419x Input & Output Port Data Format Configuration 3-4. . . . . . . . . . . . . . . . . . . . . . . .
Table 3–3. Digital Audio Receiver Output Data Format Configuration 3-5. . . . . . . . . . . . . . . . . . . . . . . .
Table 3–4. Digital Audio Transmitter Input Data Format Configuration 3-6. . . . . . . . . . . . . . . . . . . . . . .
Table 3–5. PLL Reference Clock Selection for the SRC419x 3-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–6. DIT4192 Master Clock Selection 3-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–7. Master Clock Source Selection 3-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–8. PLL Master Clock Selection for the DIT4192 3-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–9. Low Group Delay Configuration 3-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–10. Bypass Mode Configuration 3-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–11. Mute Function Configuration 3-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 3–12. DIT4192 Mono Mode Configuration 3-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 4–1. Bill of Materials 4-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .