Datasheet


 
SLLS271I − MARCH 1997 − REVISED MAY 2009
2
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
functional block diagram
A,B, ...G
SHIFT/LOAD
CLK
Parallel-Load 7-Bit
Shift Register
7
A,B, ...G
SHIFT/LOAD
CLK
Parallel-Load 7-Bit
Shift Register
7
A,B, ...G
SHIFT/LOAD
CLK
Parallel-Load 7-Bit
Shift Register
7
A,B, ...G
SHIFT/LOAD
CLK
Parallel-Load 7-Bit
Shift Register
7
Control Logic
7×CLK
CLK
CLKINH
7× Clock/PLL
SHTDN
CLKIN
D27, D5, D10, D11,
D16, D17, D23
D19, D20, D21, D22,
D24, D25, D26
D8, D9, D12, D13,
D14, D15, D18
D0, D1, D2, D3,
D4, D6, D7
Y0P
Y0M
Y1P
Y1M
Y2P
Y2M
Y3P
Y3M
CLKOUTP
CLKOUTM
Input Bus
CLKSEL
RISING/FALLING
EDGE
Not Recommended for New Designs