Datasheet

7–2
Application Reports
Contents
Page
Fast GTLP Backplanes With the GTLPH1655 7–3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
High-Performance Backplane Design With GTL+ 7–53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Increase the Speed of Parallel Backplanes 3× With GTLP 7–69. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Texas Instruments GTLP Frequently Asked Questions 7–75. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Understanding Advanced Bus-Interface Products 7–125. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Implications of Slow or Floating CMOS Inputs 7–173. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GTL/BTL: A Low-Swing Solution for High-Speed Digital Logic 7–189. . . . . . . . . . . . . . . . . . . . . . . . . . .
Next-Generation BTL/Futurebus Transceivers
Allow Single-Sided SMT Manufacturing 7–205. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Family of Curves Demonstrating Output Skews for
Advanced BiCMOS Devices 7–217. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Basic Design Considerations for Backplanes 7–231. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Achieving Maximum Speed on Parallel Buses
With Gunning Transceiver Logic (GTLP) 7–255. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GTLP in BTL Applications 7–281. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GTLP Evaluation Module (EVM) User’s Guide 7–299. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .