Datasheet

vii
List of Tables
Table Title Page
2–1 PGF LQFP Signal Names Sorted by Terminal Number 2–3. . . . . . . . . . . . . . .
2–2 PCM LQFP Signals Sorted by Terminal Number 2–4. . . . . . . . . . . . . . . . . . . .
2–3 Signal Names Sorted Alphabetically to PGF Terminal Number 2–5. . . . . . . .
2–4 Signal Names Sorted Alphabetically to PCM Terminal Number 2–6. . . . . . . .
2–5 Primary PCI System 2–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–6 Primary PCI Address and Data 2–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–7 Primary PCI Interface Control 2–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–8 Secondary PCI System 2–9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–9 Secondary PCI Address and Data 2–10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–10 Secondary PCI Interface Control 2–11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–11 Miscellaneous Terminals 2–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–12 Power Supply 2–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–1 PCI Command Definition 3–2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1 Bridge Configuration Header 4–1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–2 Bit Field Access Tag Descriptions 4–2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–3 Command Register 4–3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–4 Status Register 4–4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–5 Secondary Status Register 4–10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–6 Bridge Control Register 4–15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1 Chip Control Register 5–1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2 Extended Diagnostic Register 5–2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–3 Arbiter Control Register 5–3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–4 Extension Window Enable Register 5–5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–5 Extension Window Map Register 5–5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–6 Secondary Decode Control Register 5–6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–7 Primary Decode Control Register 5–7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–8 Port Decode Enable Register 5–8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–9 Buffer Control Register 5–9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–10 Port Decode Map Register 5–10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–11 Clock Run Control Register 5–11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–12 Diagnostic Control Register 5–12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–13 Diagnostic Status Register 5–13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–14 Arbiter Request Mask Register 5–14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–15 Arbiter Timeout Status Register 5–15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–16 P_SERR Event Disable Register 5–16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–17 Secondary Clock Control Register 5–17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–18 P_SERR Status Register 5–18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .