Datasheet

SCLK 1 24
SYNC
D
IN
DB23
DB0
DB23
t
10
t
6
t
3
t
2
t
1
t
7
t
9
t
5
t
4
t
8
DAC8311
DAC8411
www.ti.com SBAS439B –AUGUST 2008–REVISED MAY 2013
SERIAL WRITE OPERATION: 16-Bit (DAC8411)
TIMING REQUIREMENTS
(1) (2)
All specifications at –40°C to +125°C, and AV
DD
= +2.0V to +5.5V, unless otherwise noted.
PARAMETER TEST CONDITIONS MIN TYP MAX UNIT
AV
DD
= 2.0V to 3.6V 50
t
1
(3)
SCLK cycle time ns
AV
DD
= 3.6V to 5.5V 20
AV
DD
= 2.0V to 3.6V 25
t
2
SCLK high time ns
AV
DD
= 3.6V to 5.5V 10
AV
DD
= 2.0V to 3.6V 25
t
3
SCLK low time ns
AV
DD
= 3.6V to 5.5V 10
AV
DD
= 2.0V to 3.6V 0
t
4
SYNC to SCLK rising edge setup time ns
AV
DD
= 3.6V to 5.5V 0
AV
DD
= 2.0V to 3.6V 5
t
5
Data setup time ns
AV
DD
= 3.6V to 5.5V 5
AV
DD
= 2.0V to 3.6V 4.5
t
6
Data hold time ns
AV
DD
= 3.6V to 5.5V 4.5
AV
DD
= 2.0V to 3.6V 0
t
7
SCLK falling edge to SYNC rising edge ns
AV
DD
= 3.6V to 5.5V 0
AV
DD
= 2.0V to 3.6V 50
t
8
Minimum SYNC high time ns
AV
DD
= 3.6V to 5.5V 20
AV
DD
= 2.0V to 3.6V 100
t
9
24th SCLK falling edge to SYNC falling edge ns
AV
DD
= 3.6V to 5.5V 100
AV
DD
= 2.0V to 3.6V 15
SYNC rising edge to 24th SCLK falling edge
t
10
ns
(for successful SYNC interrupt)
AV
DD
= 3.6V to 5.5V 15
(1) All input signals are specified with t
R
= t
F
= 3ns (10% to 90% of AV
DD
) and timed from a voltage level of (V
IL
+ V
IH
)/2.
(2) See 16-Bit Serial Write Operation timing diagram.
(3) Maximum SCLK frequency is 50MHz at AV
DD
= 3.6V to 5.5V and 20MHz at AV
DD
= 2.0V to 3.6V.
Copyright © 2008–2013, Texas Instruments Incorporated Submit Documentation Feedback 7
Product Folder Links: DAC8311 DAC8411