Datasheet

White Cells – Sample N
Grey Cells – Sample N + 1
D13
(D0)
D13
(D0)
D6
(D7)
D6
(D7)
D6
(D0)
D10
(D3)
D10
(D3)
D3
(D10)
D3
(D10)
D7
(D6)
D7
(D6)
D0
(D13)
D0
(D13)
D12
(D1)
D12
(D1)
D12
(D1)
D12
(D1)
D5
(D8)
D5
(D8)
D9
(D4)
D9
(D4)
D2
(D11)
D2
(D11)
D11
(D2)
D11
(D2)
D4
(D9)
D4
(D9)
D8
(D5)
D8
(D5)
D1
(D12)
D1
(D12)
D13
(D0)
D13
(D0)
DataBitinLSBFirstMode
DataBitinMSBFirstMode
OutputData
DA0,DB0,DC0,DD0
OutputData
DA1,DB1,DC1,DD1
InWord-WiseMode
D12
(D0)
D13
(D1)
D12
(D0)
D13
(D1)
D6
(D6)
D7
(D7)
D6
(D6)
D7
(D7)
D0
(D12)
D1
(D13)
D0
(D12)
D1
(D13)
D10
(D2)
D11
(D3)
D10
(D2)
D11
(D3)
D10
(D2)
D11
(D3)
D4
(D8)
D5
(D9)
D4
(D8)
D5
(D9)
D8
(D4)
D9
(D5)
D8
(D4)
D9
(D5)
D2
(D10)
D3
(D11)
D2
(D10)
D3
(D11)
D12
(D0)
D13
(D1)
OutputData
DA0,DB0,DC0,DD0
OutputData
DA1,DB1,DC1,DD1
InBit-WiseMode
D6
(D0)
D13
(D7)
D6
(D0)
D13
(D7)
D3
(D3)
D10
(D10)
D3
(D3)
D10
(D10)
D0
(D6)
D7
(D13)
D0
(D6)
D7
(0)
D5
(D1)
D12
(D8)
D5
(D1)
D12
(D8)
D5
(D1)
D12
(D8)
D2
(D4)
D9
(D11)
D2
(D4)
D9
(D11)
D4
(D2)
D11
(D9)
D4
(D2)
D11
(D9)
D1
(D5)
D8
(D12)
D1
(D5)
D8
(0)
D6
(D0)
D13
(D7)
OutputData
DA0,DB0,DC0,DD0
OutputData
DA1,DB1,DC1,DD1
InByte-WiseMode
DataRate=7 Fs´
InputClock,
CLK
Freq=Fs
FrameClock,
FCLK
Freq=1 Fs´
BitClock – SDR,
DCLK
Freq=7 Fs´
T0227-02
ADS6445, ADS6444
ADS6443, ADS6442
SLAS531B –MAY 2007–REVISED DECEMBER 2009 www.ti.com
Figure 95. 2-Wire Interface 14× Serialization - SDR Bit Clock
62 Submit Documentation Feedback Copyright © 2007–2009, Texas Instruments Incorporated
Product Folder Link(s): ADS6445, ADS6444 ADS6443, ADS6442