Datasheet

White Cells – Sample N
Grey Cells – Sample N + 1
0
(D0)
0
(D0)
D13
(D3)
D6
(D9)
D6
(D9)
D11
(D4)
D11
(D4)
D2
(D13)
D2
(D13)
D7
(D8)
D7
(D8)
0
(D1)
0
(D1)
D5
(D10)
D4
(D11)
D5
(D10)
D4
(D11)
D10
(D5)
D10
(D5)
D1
(0)
D0
(0)
D1
(0)
D0
(0)
D13
(D2)
D12
(D3)
D13
(D2)
D12
(D3)
D3
(D12)
D3
(D12)
D9
(D6)
D8
(D7)
D9
(D6)
D8
(D7)
DataBitinLSBFirstMode
DataBitinMSBFirstMode
OutputData
DA0,DB0,DC0,DD0
OutputData
DA1,DB1,DC1,DD1
InWord-WiseMode
0
(D0)
0
(D1)
D12
(D2)
D13
(D3)
D6
(D8)
D7
(D9)
D5
(D11)
0
(D0)
0
(D1)
D12
(D2)
D13
(D3)
D10
(D4)
D8
(D6)
D11
(D5)
D9
(D7)
D4
(D10)
D4
(D10)
D5
(D11)
D2
(D12)
D0
(0)
D10
(D4)
D8
(D6)
D11
(D5)
D9
(D7)
D6
(D8)
D7
(D9)
D2
(D12)
D0
(0)
D3
(D13)
D1
(0)
D3
(D13)
D1
(0)
OutputData
DA0,DB0,DC0,DD0
OutputData
DA1,DB1,DC1,DD1
InBit-WiseMode
D7
(D0)
D7
(D0)
0
(D8)
0
(D8)
D3
(D4)
D3
(D4)
D11
(D12)
D11
(D12)
D6
(D1)
D6
(D1)
0
(D9)
0
(D9)
D2
(D5)
D2
(D5)
D10
(D13)
D10
(D13)
D5
(D2)
D4
(D3)
D5
(D2)
D4
(D3)
D13
(D10)
D12
(D11)
D13
(D10)
D12
(D11)
D1
(D6)
D0
(D7)
D1
(D6)
D0
(D7)
D9
(0)
D8
(0)
D9
(0)
D8
(0)
OutputData
DA0,DB0,DC0,DD0
OutputData
DA1,DB1,DC1,DD1
InByte-WiseMode
DataRate=8 Fs´
InputClock,
CLKP/M
Freq=Fs
FrameClock,
FCLKP/M
Freq=1 Fs´
BitClock SDR,
DCLKP/M
Freq=8 Fs´
–
BitClock DDR,
DCLKP/M
Freq=4 Fs´
–
T0226-02
ADS6445, ADS6444
ADS6443, ADS6442
SLAS531B –MAY 2007–REVISED DECEMBER 2009 www.ti.com
A. In the byte-wise and bit-wise modes, the frame clock frequency is 1 x Fs. In the word-wise mode, the frame clock
frequency is 0.5 x Fs
Figure 94. 2-Wire Interface 16× Serialization
60 Submit Documentation Feedback Copyright © 2007–2009, Texas Instruments Incorporated
Product Folder Link(s): ADS6445, ADS6444 ADS6443, ADS6442