SB4002A_Data Sheet_EN

SB4002A
69
Muxed Pin Control Register
EA28/CS4#
110
R R
07
EA24/GPIO6
EA29/CS3#
12 913 3
INT3/GPIO2
EA30/CS2#
R = Reserved
EA23/GPIO7
15
EA27/CS5#
411
EA26/CSX#
5
INT2/GPIO1
8 6
INT1/GPIO0
14
INT5/GPIO4
2
INT4/GPIO3
EA31/CS1#
EA25/GPIO5
Table 6-11. Muxed Pin Control Register Layout
Sets the values for other supplementary functions.
Bit[15] : INT5/GPIO4, 1b : INT5 selected(Default), 0b : GPIO4 selected
Bit[14] : INT4/GPIO3, 1b : INT4 selected(Default), 0b : GPIO3 selected
Bit[13] : INT3/GPIO2, 1b : INT3 selected(Default), 0b : GPIO2 selected
Bit[12] : INT2/GPIO1, 1b : INT2 selected(Default), 0b : GPIO1 selected
Bit[11] : INT1/GPIO0 : 1b : INT1 selected(Default), 0b : GPIO0 selected
Bit[10] : EA23/GPIO7, 1b : EA23 selected(Default), 0b : GPIO7 selected
Bit[9] : EA24/GPIO6, 1b : EA24 selected(Default), 0b : GPIO6 selected
Bit[8] : EA25/GPIO5, 1b : EA25 selected(Default), 0b : GPIO5 selected
Bit[5] : EA26/CSX#, 1b : EA26 selected, 0b : CSX# selected(Default)
Bit[4] : EA27/CS5#, 1b : EA27 selected, 0b : CS5# selected(Default)
Bit[3] : EA28/CS4#, 1b : EA28 selected, 0b : CS4# selected(Default)
Bit[2] : EA29/CS3#, 1b : EA29 selected, 0b : CS3# selected(Default)
Bit[1] : EA30/CS2#, 1b : EA30 selected, 0b : CS2# selected(Default)
Bit[0] : EA31/CS1#, 1b : EA31 selected, 0b : CS1# selected(Default)