User Guide

36 Manuel de référence des commandes du contrôleur des systèmes d'entrée de milieu de gamme Sun Fire • Avril 2004
Il peut arriver qu'un composant désactivé ne puisse pas être réactivé à l'aide
de la commande setls. Si un composant désactivé a un statut POST de chs,
le composant ne peut pas être configuré dans le système, comme indiqué dans
la sortie de commande showcomponent. Pour toute demande de dépannage,
contactez votre fournisseur de services.
■ Disabled : le composant situé à l'emplacement spécifié n'est pas configuré dans le
système.
Remarque – le statut de l'emplacement sera mis à jour au redémarrage suivant, au
cycle d'alimentation de la carte suivant ou à l'exécution POST suivante. Par exemple,
POST s'exécute automatiquement à chaque opération setkeyswitch on ou off.
Si vous désactivez l'emplacement d'un composant, les emplacements de ses
sous-composants sont également désactivés. Par exemple, si vous désactivez
l'emplacement d'une CPU, les emplacements des mémoires contrôlées par cette CPU
sont automatiquement désactivés.
De même, si vous activez l'emplacement d'un composant, les emplacements de ses
sous-composants sont également activés, sauf s'ils ont été préalablement désactivés à
l'aide de la commande setls. Les emplacements des sous-composants ne peuvent
alors pas être activés automatiquement via l'emplacement de leur composant parent.
Chaque emplacement de sous-composant doit être activé individuellement à l'aide
de la commande setls.
Les emplacements de composants peuvent être les suivants (voir
TABLEAU 4 et
TABLEAU 5):
■ ports (CPU sur une carte de CPU/mémoire et contrôleur d'E/S sur un bloc d'E/S) ;
■ bancs de mémoire physiques et logiques ;
■ bus d'E/S ;
■ cartes d'E/S.
TABLEAU 4 Description des emplacements de carte de CPU/mémoire
Carte ou périphérique Emplacement de composant
Emplacements de carte de
CPU/mémoire
SB0, SB1, SB2, SB3, SB4, SB5
Ports sur la carte
de CPU/mémoire P0, P1, P2, P3
Bancs de mémoire physique sur les
cartes de CPU/mémoire
B0, B1
Bancs logiques sur les cartes de
CPU/mémoire
L0, L1, L2, L3
commandref.book Page 36 Wednesday, March 17, 2004 10:58 AM