Datasheet

Technical information DVIULC6-2x6
8/17
Figure 16. IESD behavior: parasitic phenomena due to unsuitable layout
Figure 17. ESD behavior - measurement conditions
Figure 18. Remaining voltage after the
DVIULC6-2M6 during
positive ESD surge
Figure 19. Remaining voltage after the
DVIULC6-2M6 during
negative ESD surge
V
BUS
Data line
V
CL
L
VBUS
L
I/O
L
GND
V
TRANSIL
ESD surge
on data line
V
F
dt
di
L
I/O
dt
di
L
I/O
dt
di
L
GND
dt
di
L
GND
V
cc
pin
I/O pin
GND pin
V
BUS
Data line
V
CL
L
VBUS
L
I/O
L
GND
V
TRANSIL
ESD surge
on data line
V
F
dt
di
L
I/O
dt
di
L
I/O
dt
di
L
GND
dt
di
L
GND
V
cc
pin
I/O pin
GND pin
0surge
dt
di
L
dt
di
LVV
0surge
dt
di
L
dt
di
LVVV
GNDI/OFCL
GNDI/OFTRANSILCL
<---=
>+++=
-
+
tr=1ns
t
V
CL-
NEGATIVE
SURGE
dt
di
L
dt
di
L
GNDI/O
--
dt
di
L
dt
di
L
GNDI/O
--
-V
F
tr=1ns
t
V
CL-
NEGATIVE
SURGE
dt
di
L
dt
di
L
GNDI/O
--
dt
di
L
dt
di
L
GNDI/O
--
-V
F
V
TRANSIL
+V
F
tr=1ns
t
V
CL+
dt
di
L
dt
di
L
GNDI/O
+
POSITIVE
SURGE
tr=1ns
t
V
CL+
dt
di
L
dt
di
L
GNDI/O
+
dt
di
L
dt
di
L
GNDI/O
+
POSITIVE
SURGE
V
TRANSIL
+V
F
tr=1ns
t
V
CL+
dt
di
L
dt
di
L
GNDI/O
+
dt
di
L
dt
di
L
GNDI/O
+
POSITIVE
SURGE
tr=1ns
t
V
CL+
dt
di
L
dt
di
L
GNDI/O
+
dt
di
L
dt
di
L
GNDI/O
+
POSITIVE
SURGE
Rd.IpVV
BRTRANSIL
+=
TEST BOARD
IN OUT
TEST BOARD
IN OUT
ESD SURGE
10V/Div
100ns/Div
10V/Div
100ns/Div