Datasheet

DocID030584 Rev 2 7/84
STM8S001J3 List of figures
7
List of figures
Figure 1. STM8S001J3 block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Figure 2. Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Figure 3. STM8S001J3 SO8N pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figure 4. Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Figure 5. Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Figure 6. Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Figure 7. f
CPUmax
versus V
DD
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 8. External capacitor C
EXT
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Figure 9. Typ. I
DD(RUN)
vs V
DD
, HSE user external clock, f
CPU
= 16 MHz . . . . . . . . . . . . . . . . . . . . 50
Figure 10. Typ. I
DD(RUN)
vs f
CPU
, HSE user external clock, V
DD
= 5 V . . . . . . . . . . . . . . . . . . . . . . . . 50
Figure 11. Typ. I
DD(RUN)
vs V
DD
, HSI RC osc, f
CPU
= 16 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Figure 12. Typ. I
DD(WFI)
vs. V
DD
HSE user external clock, f
CPU
= 16 MHz . . . . . . . . . . . . . . . . . . . . . 51
Figure 13. Typ. I
DD(WFI)
vs. f
CPU
, HSE user external clock, V
DD
= 5 V . . . . . . . . . . . . . . . . . . . . . . . . 52
Figure 14. Typ. I
DD(WFI)
vs V
DD
, HSI RC osc, f
CPU
= 16 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Figure 15. HSE external clock source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Figure 16. Typical HSI frequency variation vs V
DD
at 4 temperatures. . . . . . . . . . . . . . . . . . . . . . . . . 54
Figure 17. Typical LSI frequency variation vs V
DD
@ 4 temperatures . . . . . . . . . . . . . . . . . . . . . . . . 55
Figure 18. Typical V
IL
and V
IH
vs V
DD
@ 4 temperatures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Figure 19. Typical pull-up resistance vs V
DD
@ 4 temperatures . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Figure 20. Typical pull-up current vs V
DD
@ 4 temperatures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Figure 21. Typ. V
OL
@ V
DD
= 5 V (standard ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Figure 22. Typ. V
OL
@ V
DD
= 3.3 V (standard ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Figure 23. Typ. V
OL
@ V
DD
= 5 V (true open drain ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Figure 24. Typ. V
OL
@ V
DD
= 3.3 V (true open drain ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 25. Typ. V
OL
@ V
DD
= 5 V (high sink ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 26. Typ. V
OL
@ V
DD
= 3.3 V (high sink ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Figure 27. Typ. V
DD
- V
OH
@ V
DD
= 5 V (standard ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Figure 28. Typ. V
DD
- V
OH
@ V
DD
= 3.3 V (standard ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Figure 29. Typ. V
DD
- V
OH
@ V
DD
= 5 V (high sink ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Figure 30. Typ. V
DD
- V
OH
@ V
DD
= 3.3 V (high sink ports) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Figure 31. SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Figure 32. SPI timing diagram - slave mode and CPHA = 1
(1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Figure 33. SPI timing diagram - master mode
(1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Figure 34. Typical application with I2C bus and timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 35. ADC accuracy characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 36. Typical application with ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 37. SO8N – 8-lead, 4.9 x 6 mm, plastic small outline, 150 mils body width, package outline . 76
Figure 38. SO8N – 8-lead 4.9 x 6 mm, plastic small outline, 150 mils body width,
package recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Figure 39. SO8N – 8-lead 4.9 x 6 mm, plastic small outline, 150 mils body width,
marking example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Figure 40. STM8S001J3 ordering information scheme
(1)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Downloaded from Arrow.com.Downloaded from Arrow.com.Downloaded from Arrow.com.Downloaded from Arrow.com.Downloaded from Arrow.com.Downloaded from Arrow.com.Downloaded from Arrow.com.