Datasheet
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
LMS SIGNALS GO TO THE "RIGHT" OF THE C4
BANKS 4, 5, 6, 7
Avoid VREF pins due to their slow IO times.
FPGA "RIGHT" BANK
Expansion Header
RX_V2
EXP_GPIO_17
EXP_SPI_MOSI
EXP_GPIO_18
EXP_GPIO_20
EXP_GPIO_21
EXP_GPIO_23
EXP_GPIO_24
EXP_GPIO_29
EXP_PRSNT
EXP_GPIO_9
TX_V2
RX_V1
TX_V1
TX_V2
RX_V1
RX_V2
TX_V1
EXP_SPI_CLK
EXP_SPI_MISO
EXP_PRSNT
EXP_SPI_MOSI
EXP_GPIO_1
EXP_GPIO_2
EXP_GPIO_17
EXP_GPIO_4
EXP_GPIO_5
EXP_GPIO_7
EXP_GPIO_8
EXP_GPIO_9
EXP_GPIO_10
EXP_GPIO_12
EXP_GPIO_13
EXP_GPIO_15
EXP_GPIO_16
EXP_GPIO_19
EXP_GPIO_20
EXP_GPIO_21
EXP_GPIO_22
EXP_GPIO_24
EXP_GPIO_25
EXP_GPIO_27
EXP_GPIO_28
EXP_GPIO_29
EXP_GPIO_30
EXP_GPIO_32
EXP_GPIO_18
EXP_GPIO_31
EXP_GPIO_23
EXP_GPIO_26
EXP_GPIO_6
EXP_GPIO_3
EXP_GPIO_14
EXP_GPIO_11
EXP_GPIO_16
EXP_GPIO_25
EXP_GPIO_26
EXP_GPIO_27
EXP_GPIO_28
EXP_GPIO_31
EXP_GPIO_32
EXP_GPIO_30
EXP_SPI_MISO
EXP_SPI_CLK
EXP_GPIO_3
EXP_GPIO_4
EXP_GPIO_6
EXP_GPIO_5
EXP_GPIO_2
EXP_GPIO_15
EXP_GPIO_7
EXP_GPIO_8
EXP_GPIO_19
EXP_GPIO_22
EXP_GPIO_12
EXP_GPIO_13
EXP_GPIO_14
EXP_GPIO_11
EXP_GPIO_10
EXP_GPIO_1
VCCIO_R_C4
VD3P3
VCCIO_R_C4
VCCIO_R_C4
LMS_RX_IQ_SEL
LMS_RXD0
LMS_RXD3
LMS_RXD4
LMS_RXD5
LMS_RXD6
LMS_RXD7
LMS_RXD8
LMS_RXD9
LMS_RXD10
LMS_RXD11
LMS_TX_IQ_SEL
LMS_TXD0
LMS_TXD1
LMS_RXD2
LMS_TXD2
LMS_TXD3
LMS_TXD4
LMS_TXD5
LMS_TXD6
LMS_TXD7
LMS_TXD8
LMS_TXD9
LMS_TXD10
LMS_TXD11
LMS_RXD1
LMS_RX_CLK_OUT
LMS_PLLOUT
LMS_SDIO
LMS_SDO
LMS_TXEN
LMS_SEN
LMS_RXEN
LMS_SCLK
LMS_RESET
C4_TX_CLK
LMS_TX_V2
LMS_RX_V2
LMS_RX_V1
LMS_TX_V1SI_SDA
SI_SCL
EXP_CLK
V5P0V5P0
V5P0V5P0
Title
Size Document Number Rev
Date: Sheet of
<Doc> A
Nuand
B
4 14Saturday, March 30, 2013
Title
Size Document Number Rev
Date: Sheet of
<Doc> A
Nuand
B
4 14Saturday, March 30, 2013
Title
Size Document Number Rev
Date: Sheet of
<Doc> A
Nuand
B
4 14Saturday, March 30, 2013
R57 200R57 200
BANK 6
EP4CE15A115F484
U43I
BANK 6
EP4CE15A115F484
U43I
B6_IO_B21_PADD21
B21
B6_IO_B22_PADD22
B22
B6_IO_C20_PADD20
C20
B6_IO_C21
C21
B6_IO_C22
C22
B6_IO_D20_VREF
D20
B6_IO_D21
D21
B6_IO_D22
D22
B6_IO_E21_NOE
E21
B6_IO_E22_NWE
E22
B6_IO_F17
F17
B6_IO_F19
F19
B6_IO_F20_NAVD
F20
B6_IO_F21
F21
B6_IO_F22
F22
B6_IO_G18_PADD23
G18
B6_CLK4
G21
B6_CLK5
G22
B6_IO_H18_VREF
H18
B6_IO_H19
H19
B6_IO_H20
H20
B6_IO_H21
H21
B6_IO_H22
H22
B6_IO_J18
J18
B6_IO_J21
J21
B6_IO_J22
J22
B6_IO_K18
K18
B6_IO_K19_VREF
K19
B6_IO_K21_CLKUSR
K21
B6_IO_K22_NCEO
K22
B6_IO_L21_CRC_ERROR
L21
B6_IO_L22_INIT_DONE
L22
R276
1.2K
R276
1.2K
BSH-30-XX-X-D-A
U74
BSH-30-XX-X-D-A
U74
1
1
3
3
5
5
7
7
9
9
11
11
13
13
15
15
17
17
19
19
21
21
23
23
25
25
27
27
29
29
31
31
33
33
35
35
37
37
39
39
41
41
43
43
45
45
47
47
49
49
51
51
53
53
55
55
57
57
59
59
2
2
4
4
6
6
8
8
10
10
12
12
14
14
16
16
18
18
20
20
22
22
24
24
26
26
28
28
30
30
32
32
34
34
36
36
38
38
40
40
42
42
44
44
46
46
48
48
50
50
52
52
54
54
56
56
58
58
60
60
TOP_PTH
61
BOTTOM_PTH
62
R56 200R56 200
BANK 4
EP4CE15A115F484
U43G
BANK 4
EP4CE15A115F484
U43G
B4_IO_R16
R16
B4_IO_T15
T15
B4_IO_T16
T16
B4_IO_U12
U12
B4_IO_U14
U14
B4_IO_V12_VREF
V12
B4_IO_V13
V13
B4_IO_V14
V14
B4_IO_V15
V15
B4_IO_V16_VREF
V16
B4_IO_W13
W13
B4_IO_W14_VREF
W14
B4_IO_W15
W15
B4_IO_W17
W17
B4_IO_Y13
Y13
B4_IO_Y17
Y17
B4_CLK13
AA12
B4_IO_AA13
AA13
B4_IO_AA14
AA14
B4_IO_AA15
AA15
B4_IO_AA16
AA16
B4_IO_AA17
AA17
B4_IO_AA18_VREF
AA18
B4_IO_AA19
AA19
B4_IO_AA20
AA20
B4_CLK12
AB12
B4_IO_AB13
AB13
B4_IO_AB14
AB14
B4_IO_AB15
AB15
B4_IO_AB16
AB16
B4_IO_AB17
AB17
B4_IO_AB18
AB18
B4_IO_AB19
AB19
B4_IO_AB20
AB20
TXB0104
U69
TXB0104
U69
VCCA
1
A1
2
A2
3
A3
4
A4
5
NC1
6
GND
7
OE
8
NC2
9
B4
10
B3
11
B2
12
B1
13
VCCB
14
C251
0.01uF
C251
0.01uF
R49 200R49 200
BANK 7
EP4CE15A115F484
U43J
BANK 7
EP4CE15A115F484
U43J
B7_CLK8
A12
B7_IO_A13_PADD11
A13
B7_IO_A14_PADD9
A14
B7_IO_A15_PADD5
A15
B7_IO_A16
A16
B7_IO_A17_PADD1
A17
B7_IO_A18
A18
B7_IO_A19
A19
B7_IO_A20
A20
B7_CLK9
B12
B7_IO_B13_PADD12
B13
B7_IO_B14_PADD10
B14
B7_IO_B15_PADD6
B15
B7_IO_B16
B16
B7_IO_B17_PADD2
B17
B7_IO_B18_PADD0
B18
B7_IO_B19
B19
B7_IO_B20
B20
B7_IO_C13_PADD7
C13
B7_IO_C15_VREF
C15
B7_IO_C17
C17
B7_IO_C19
C19
B7_IO_D13_PADD8
D13
B7_IO_D15
D15
B7_IO_D17_VREF
D17
B7_IO_D19
D19
B7_IO_E11_PADD13
E11
B7_IO_E12
E12
B7_IO_E13_VREF
E13
B7_IO_E14_PADD3
E14
B7_IO_E15
E15
B7_IO_E16
E16
B7_IO_F11_PADD14
F11
B7_IO_F13_PADD4
F13
B7_IO_F14
F14
B7_IO_F15
F15
J55
SMA
J55
SMA
GND
13
GND
2
IN
R274
1.2K
R274
1.2K
BANK 5
EP4CE15A115F484
U43H
BANK 5
EP4CE15A115F484
U43H
B5_IO_M16
M16
B5_IO_M19
M19
B5_IO_M20
M20
B5_IO_M21
M21
B5_IO_M22
M22
B5_IO_N18
N18
B5_IO_N19_VREF
N19
B5_IO_N20
N20
B5_IO_N21_DEV_CLRN
N21
B5_IO_N22_DEV_OE
N22
B5_IO_P20_VREF
P20
B5_IO_P21
P21
B5_IO_P22
P22
B5_IO_R17_VREF
R17
B5_IO_R19
R19
B5_IO_R20
R20
B5_IO_R21
R21
B5_IO_R22
R22
B5_IO_T17
T17
B5_IO_T18
T18
B5_CLK6
T21
B5_CLK7
T22
B5_IO_U20
U20
B5_IO_U21
U21
B5_IO_U22
U22
B5_IO_V21
V21
B5_IO_V22
V22
B5_IO_W19_VREF
W19
B5_IO_W20
W20
B5_IO_W21
W21
B5_IO_W22
W22
B5_IO_Y22
Y22
B5_IO_AA21
AA21
R50 200R50 200