Specifications

2-1
System Configuration and Interrupts
This chapter describes the system configuration registers and interrupts. It
also explains how the peripheral interrupt expansion (PIE) is used to increase
interrupt request capacity.
Topic Page
2.1 Architecture Summary 2-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Configuration Registers 2-3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Interrupt Priority and Vectors 2-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Peripheral Interrupt Expansion (PIE) 2-12. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5 Interrupt Vectors 2-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6 Interrupt Operation Sequence 2-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7 Interrupt Latency 2-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.8 Sample ISR Code 2-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.9 CPU Interrupt Registers 2-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10 Peripheral Interrupt Registers 2-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11 Reset 2-35. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12 Illegal Address Detect 2-35. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.13 External Interrupt Control Registers 2-36. . . . . . . . . . . . . . . . . . . . . . . . . . .
Chapter 2