Specifications

Figures
xvii Contents
Figures
1–1 ’240x Device Overview 1-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–1 ’240x Device Architecture 2-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–2 System Control and Status Register 1 (SCSR1) — Address 07018h 2-3. . . . . . . . . . . . . . . . .
2–3 System Control and Status Register 2 (SCSR2) — Address 07019h 2-5. . . . . . . . . . . . . . . . .
2–4 Device Identification Number Register (DINR) — Address 701Ch 2-7. . . . . . . . . . . . . . . . . . .
2–5 Peripheral Interrupt Expansion Block Diagram 2-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–6 Interrupt Requests 2-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–7 ’240x Interrupt Response and Flow 2-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–8 Interrupt Flag Register (IFR) — Address 0006h 2-24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–9 Interrupt Mask Register (IMR) — Address 0004h 2-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–10 Peripheral Interrupt Vector Register (PIVR)— Address 701Eh 2-27. . . . . . . . . . . . . . . . . . . . . .
2–11 Peripheral Interrupt Request Register 0 (PIRQR0) — Address 7010h 2-28. . . . . . . . . . . . . . .
2–12 Peripheral Interrupt Request Register 1 (PIRQR1) — Address 7011h 2-29. . . . . . . . . . . . . . .
2–13 Peripheral Interrupt Request Register 2 (PIRQR2) — Address 7012h 2-30. . . . . . . . . . . . . . .
2–14 Peripheral Interrupt Acknowledge Register 0 (PIACKR0) — Address 7014h 2-31. . . . . . . . .
2–15 Peripheral Interrupt Acknowledge Register 1 (PIACKR1) — Address 7015h 2-32. . . . . . . . .
2–16 Peripheral Interrupt Acknowledge Register 2 (PIACKR2) — Address 7016h 2-33. . . . . . . . .
2–17 External Interrupt 1 Control Register (XINT1CR) — Address 7070h 2-36. . . . . . . . . . . . . . . . .
2–18 External Interrupt 2 Control Register (XINT2CR) — Address 7071h 2-37. . . . . . . . . . . . . . . . .
3–1 Memory Map for ’LF2407 3-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2 Memory Map for ’LF2406 3-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–3 Memory Map for ’LF2402 3-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–4 Memory Map for ’LC2406 3-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–5 Memory Map for ’LC2404 3-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–6 Memory Map for ’LC2402 3-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–7 Program Memory Map for ’LF2407 3-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–8 ’2407 Peripheral Memory Map 3-13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–9 Data Memory Pages 3-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–10 I/O Space Address Map for ’240x 3-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–11 Program Address/Data — Visibility Functional Timing 3-18. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–12 Data Address/ Data — Visibility Functional Timing 3-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–13 ’240x Wait-State Generator Control Register (WSGR) —
I/O-Space Address FFFFh (’240x) 3-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1 Shared Pin Configuration 5-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2 I/O Mux Control Register A (MCRA) — Address 7090h 5-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–3 I/O Mux Control Register B (MCRB) — Address 7092h 5-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . .