Specifications

Contents
xiii Contents
8.5 SCI Port Interrupts 8-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5.1 SCI Baud Rate Calculation 8-18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6 SCI Module Registers 8-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.1 SCI Communication Control Register 8-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.2 SCI Control Register 1 8-22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.3 Baud-Select Registers 8-25. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.4 SCI Control Register 2 8-26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.5 Receiver Status Register 8-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.6 Receiver Data Buffer Registers 8-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.7 Transmit Data Buffer Register 8-30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.6.8 Priority Control Register 8-31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9 Serial Peripheral Interface (SPI) 9-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the architecture, functions, and programming of the serial peripheral interface (SPI)
module.
9.1 Differences vs. ’C240 SPI 9-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.1.1 SPI Physical Description 9-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.2 SPI Control Registers 9-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3 SPI Operation 9-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3.1 Introduction to Operation 9-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3.2 SPI Module Slave and Master Operation Modes 9-7. . . . . . . . . . . . . . . . . . . . . . . . .
9.4 SPI Interrupts 9-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.1 SPI_INT_ENA Bit (SPICTL.0) 9-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.2 SPI_INT_FLAG Bit (SPISTS.6) 9-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.3 OVERRUN_INT_ENA Bit (SPICTL.4) 9-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.4 RECEIVER_OVERRUN_FLAG Bit (SPISTS.7) 9-10. . . . . . . . . . . . . . . . . . . . . . . . .
9.4.5 SPI PRIORITY Bit (SPIPRI.6) 9-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.6 Data Format 9-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.7 Baud Rate and Clocking Schemes 9-11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.8 SPI Clocking Schemes 9-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.9 Initialization Upon Reset 9-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.10 Proper SPI Initialization Using the SPI SW RESET Bit 9-15. . . . . . . . . . . . . . . . . . .
9.4.11 Data Transfer Example 9-15. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5 SPI Control Registers 9-17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.1 SPI Configuration Control Register (SPICCR) 9-18. . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.2 SPI Operation Control Register (SPICTL) 9-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.3 SPI Status Register (SPISTS) 9-21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.4 SPI Baud Rate Register (SPIBRR) 9-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.5 SPI Emulation Buffer Register (SPIRXEMU) 9-24. . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.6 SPI Serial Receive Buffer Register (SPIRXBUF) 9-25. . . . . . . . . . . . . . . . . . . . . . . .
9.5.7 SPI Serial Transmit Buffer Register (SPITXBUF) 9-26. . . . . . . . . . . . . . . . . . . . . . .
9.5.8 SPI Serial Data Register (SPIDAT) 9-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.9 SPI Priority Control Register (SPIPRI) 9-28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.6 SPI Example Waveforms 9-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .