Specifications

Contents
xii
6.9.3 Decoding 6-79. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.4 QEP Counting 6-80. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.5 Register Setup for the QEP Circuit 6-80. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10 Event Manager (EV) Interrupts 6-82. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.1 EV Interrupt Request and Service 6-82. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.2 EV Interrupt Flag Registers 6-85. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7 Analog-to-Digital Converter (ADC) 7-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the analog-to-digital converter (ADC). Includes a list of features and some register
descriptions.
7.1 Features 7-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2 ADC Overview 7-4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.1 Autoconversion Sequencer: Principle of Operation 7-4. . . . . . . . . . . . . . . . . . . . . . .
7.2.2 Basic Operation 7-7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.3 Sequencer “Start/Stop” Operation With Multiple “Time-Sequenced Triggers” 7-9
7.2.4 Input Trigger Description 7-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.5 Interrupt Operation During Sequenced Conversions 7-12. . . . . . . . . . . . . . . . . . . . .
7.3 ADC Clock Prescaler 7-16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4 Calibration 7-18. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.5 Self-Test 7-19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6 Register Bit Descriptions 7-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6.1 ADC Control Register 1 7-20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6.2 ADC Control Register 2 7-23. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6.3 Maximum Conversion Channels Register 7-27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6.4 Autosequence Status Register 7-29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.6.5 ADC Input Channel Select Sequencing Control Registers 7-31. . . . . . . . . . . . . . . .
7.6.6 ADC Conversion Result Buffer Registers (for Dual-Sequencer Mode) 7-33. . . . .
7.7 ADC Conversion Clock Cycles 7-34. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8 Serial Communications Interface (SCI) 8-1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Describes the architecture, functions, and programming of the of the Serial Communications
Interface (SCI) module.
8.1 Differences vs. ’C240 SCI 8-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.1.1 SCI Physical Description 8-2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.1.2 Architecture 8-5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.1.3 SCI Module Registers 8-6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.1.4 Multiprocessor and Asynchronous Communication Modes 8-7. . . . . . . . . . . . . . . .
8.2 SCI Programmable Data Format 8-8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.3 SCI Multiprocessor Communication 8-9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.3.1 Idle-Line Multiprocessor Mode 8-10. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.3.2 Address-Bit Multiprocessor Mode 8-12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4 SCI Communication Format 8-14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4.1 Receiver Signals in Communication Modes 8-14. . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4.2 Transmitter Signals in Communication Modes 8-15. . . . . . . . . . . . . . . . . . . . . . . . . .