Programming instructions

Multisim Component Reference Guide xii ni.com
6.4.161 74xx86 (Quad 2-In XOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-92
6.4.162 74xx90 (Decade Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-93
6.4.163 74xx91 (8-bit Shift Reg) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-93
6.4.164 74xx92 (Divide-by-twelve Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-94
6.4.165 74xx93 (4-bit Binary Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-94
7. CMOS
7.1 CMOS Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
7.1.1 Power-Supply Voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
7.1.2 Logic Voltage Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
7.1.3 Noise Margins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-2
7.1.4 Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-2
7.2 4000 Series ICs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-2
7.2.1 4000 (Dual 3-In NOR and INVERTER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-2
7.2.2 4001 (Quad 2-In NOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2.3 4002 (Dual 4-In NOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2.4 4007 (Dual Com Pair/Inv) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
7.2.5 4008 (4-bit Binary Full Adder) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
7.2.6 4010 (Hex BUFFER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
7.2.7 40106 (Hex INVERTER (Schmitt)) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.2.8 4011 (Quad 2-In NAND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.2.9 4012 (Dual 4-In NAND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
7.2.10 4013 (Dual D-type FF (+edge)) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.2.11 4014 (8-bit Static Shift Reg) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6
7.2.12 4015 (Dual 4-bit Static Shift Reg) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-7
7.2.13 40160 (4-bit Dec Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-8
7.2.14 40161 (4-bit Bin Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-9
7.2.15 40162 (4-bit Dec Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-9
7.2.16 40163 (4-bit Bin Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-9
7.2.17 4017 (5-stage Johnson Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-9
7.2.18 40174 (Hex D-type Flip-flop) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-10
7.2.19 40175 (Quad D-type Flip-flop) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-11
7.2.20 4018 (5-stage Johnson Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.2.21 4019 (Quad 2-In MUX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-12
7.2.22 40192 (4-bit Dec Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
7.2.23 40193 (4-bit Bin Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
7.2.24 40194 (4-bit Shift Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14
7.2.25 40195 (4-bit Shift Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14
7.2.26 4020 (14-stage Bin Counter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14
7.2.27 4021 (8-bit Static Shift Register) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14
ComponentRef.book Page xii Thursday, December 7, 2006 10:12 AM