Datasheet

SH1107
18
page0
page1
page2
page14
page15
.. ..
Display
address
Common
output
00H 01H 02H 03H 04H 05H
7cH
7dH 7eH
7fH
06H 07H 08H 09H 0aH 0bH
0cH
0dH 0eH
0fH
......
00H 01H 02H 03H 04H 05H
7cH
7dH 7eH
7fH
06H 07H 08H 09H 0aH 0bH
0cH
0dH 0eH
0fH
7fH
7eH 7dH 7cH 7bH 7aH 03H 02H 01H 00H 79H 78H 77H 76H 75H 74H 73H 72H 71H 70H
D=0 D=1
..
Segment
output(ADC=0)
Column 0 Column 1 Column 2 Column 3
Column4
Column 5 Column 6 Column 7 Column 8 Column 9
Column 10
Column11 Column12
Column 125 Column 126 Column 127
.....
Seg0
Seg1
Seg2
Seg3
Seg4
Seg5
Seg6
Seg7
Seg8
Seg9
Seg10
Seg11
Seg12
Seg13
Seg14
Seg15
Seg120
Seg121
Seg122
Seg123
Seg124
Seg125
Seg126
Seg127
......
......
......
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
Display
address
D3 D2 D1 D0
0 0 0 0
Page address
D3 D2 D1 D0
0 0 0 1
D3 D2 D1 D0
0 0 1 0
D3 D2 D1 D0
1 1 1 1
D3 D2 D1 D0
1 1 1 0
.. .. ..
Figure 10（a）RAM map example: ADC=0(POR)