User manual

51
Serielle Busanalyse
12.3 Parallel / Parallel Clocked BUS
Die R&S®HMO3000 Serie besitzt standardmäßig den PA-
RALLEL und PARALLEL CLOCKED BUS und kann hierbei
bis zu 7 Bit-Leitungen analysieren. Die Anzahl der Bit-
Leitungen wird mit der Softmenütaste BUSBREITE und
dem Universaldrehgeber im CURSOR/MENU Bedienfeld
eingestellt. Mit den Softmenütasten NACHST./VORH. BIT
kann die Position des Auswahlbalkens für die Quelle der
einzelnen Bits verschoben werden. Das momentan aus-
gewählte Bit ist mit einem blauen Balken hinterlegt. Das
Informationsfenster zeigt die Reihenfolge der Bits, oben
beginnend mit Bit 0 (= LSB). Mit dem Universaldrehgeber
im CURSOR/MENU Bedienfeld kann dem gewählten BUS
Bit ein Logikkanal zugeordnet werden. Wird als BUS TYP
PARALLEL CLOCKED gewählt, kann zusätzlich mit der
Softmenütaste STEUERLEIT. die Quellen für CHIP SELECT
und CLOCK mit dem Universaldrehgeber im CURSOR/
MENU Bedienfeld ausgewählt werden. Die Softmenütaste
AKTIV legt fest, ob das Chip-Select-Signal High- oder Low-
Aktiv ist. Die Softmenütaste FLANKE schaltet zwischen
steigender, fallender und beider Flanken des Taktsignals.
Die Auswahl wird im Informationsfenster angezeigt. Die
Softmenütaste MENU OFF schließt das Kongurations-
menü und führt in das BUS-Hauptmenü zurück.
Um auf parallele Busse zu triggern, wird der Logiktrigger
empfohlen. Für weitere Informationen zum Logiktrigger
siehe Kap. 6.5).
12.4 I
2
C BUS
Der I
2
C Bus ist ein Zweidrahtbus, welcher von Philips
(heute NXP Semiconductor) entwickelt wurde. Ein I
2
C BUS
besitzt folgende Eigenschaften:
❙ Zweidrahtbus (2-wire): Takt (SCL) und Daten (SDA)
❙ Master-Slave Kommunikation: der Master gibt den Takt
vor und wählt den Slave
Die I
2
C-Triggerung und Dekodierung erfordert die Option
R&S®HOO10 bzw. R&S®HOO11 oder die Upgrade Voucher
R&S®HV110 bzw. R&S®HV111.
❙ Addressierung: jeder Slave ist durch eine eindeutige
Adresse adressierbar; mehrere Slave‘s können
miteinander verbunden und vom gleichen Master
angesprochen werden
❙ Lesen/Schreiben Bit: Master wird Daten lesen (=1) oder
schreiben (=0)
Das Format einer einfachen I
2
C Nachricht (Frame) mit 7 Bit
Adresslänge ist wie folgt aufgebaut:
❙ Start-Bedingung: fallende Flanke auf SDA (Serial Data),
während SCL (Serial Clock) HIGH ist
❙ 7-Bit-Adresse (Slave schreiben oder lesen)
❙ Lesen/Schreiben Bit (R/W): gibt an, ob die Daten
geschrieben oder aus dem Slave gelesen werden sollen
❙ Acknowledge Bit (ACK): wird durch den Empfänger des
vorherigen Bytes ausgegeben, wenn die Übertragung
erfolgreich war (Ausnahme: bei Lesezugriff beendet der
Master die Datenübertragung mit einem NACK Bit nach
dem letzten Byte)
❙ Daten: eine Reihe von Daten-Bytes mit einem ACK-Bit
nach jedem Byte
❙ Stopp-Bedingung: steigende Flanke auf SDA (Serial
Data), während SCL (Serial Clock) HIGH ist.
12.4.1 I
2
CBUSKonguration
Um den I
2
C Bus zu dekodieren, wird bei der BUS Kon-
gurationfestgelegt,welcherKanalandenTakt(SCL)
und welcher an die Datenleitung (SDA) angeschlossen
ist. Diese Einstellung erfolgt nach Auswahl des BUS TYP
I
2
C im BUS Menü und anschließendem Druck auf die
Softmenütaste KONFIGURATION. In dem sich öffnenden
wird mit der obersten Softmenütaste TAKT SCL und dem
Universaldrehgeber im CURSOR/MENU Bedienfeld der
Quellkanal ausgewählt. Die Zuweisung des Eingangskanals
zu DATEN SDA folgt analog dazu. Mit der Softmenütaste
7BIT ADRESSE kann ausgewählt werden, ob die Adresse
inklusive Read/Write-Bit (ADDR.+RW) oder nur die Adres-
se (ADDR.ONLY) interpretiert werden sollen. Ein Informa-
tionsfenster zeigt die aktuellen Einstellungen. Zweimali-
ges Drücken der Softmenütaste MENU OFF schließt das
Kongurationsmenü.
Bestimmte Teile der I
2
C Nachrichten werden farbig hervor-
gehoben, um diese einfach unterscheiden zu können. Sind
Abb. 12.4: I
2
C 7-Bit-Adresse
Vor der BUS Konguration ist die Einstellung des Schwellwer-
tes notwendig (siehe Kap. 4.5). Die Standardeinstellung liegt bei
500 mV.
Abb. 12.3: I
2
C BUS Signalquelle