User Manual

115
convertitori AD- e DA- operano sempre al livello sonico massimo essendo
completamente indipendenti dalla qualità del segnale di clock in entrata.
SteadyClock è stato sviluppato in origine
per ottenere un clock stabile e chiaro dai
dati MADI che hanno molto jitter (il clock
MADI embedded soffre di un jitter di circa
80 ns). Usano l’ingresso SPDIF e ADAT
della Fireface non avrete mai dei valori di
jitter così elevati. SteadyClock non è
soltanto preparato a gestire questi
ingressi ma anzi lo fa con molta facilità.
Valori comuni di jitter di interfacce è
solitamente sotto i 10 ns, un’interfaccia
molto buona ha valori al di sotto di 2 ns.
Lo screenshot mostra un segnale SPDIF con molto jitter attorno a 50 ns (grafico
giallo in alto). SteadyClock trasforma questo segnale ad un clock con meno di 2 ns
di jitter (grafico blu in basso). Il segnale processato da SteadyClock, ovviamente
non viene usato solo all’interno ma anche come uscita di clock digitale. Quindi il
segnale in uscita con minor jitter può essere usato tranquillamente come clock di
riferimento.