Datasheet
CHAPTER 3 CPU ARCHITECTURE
User’s Manual U18172EJ3V0UD
43
Table 3-3. Special Function Registers (3/3)
Bit No. Number of Bits
Manipulated
Simultaneously
Address Symbol
7 6 5 4 3 2 1 0
R/W
1 8 16
After
Reset
Reference
page
FFA0H PFCMD REG7 REG6 REG5 REG4 REG3 REG2 REG1 REG0 W − √ −
Undefined
239
FFA1H PFS 0 0 0 0 0 WEPR
ERR
VCE
RR
FPR
ERR
√ √ − 00H 239
FFA2H FLPMC 0 PRSEL
F4
PRSEL
F3
PRSEL
F2
PRSEL
F1
PRSEL
F0
0 FLSPM − √ −
Undefined
238
FFA3H FLCMD 0 0 0 0 0 FLCM
D2
FLCM
D1
FLCMD
0
√ √ − 00H 241
FFA4H FLAPL FLA
P7
FLA
P6
FLA
P5
FLA
P4
FLA
P3
FLA
P2
FLA
P1
FLA
P0
√ √ −
FFA5H FLAPH 0 0 0 0 FLA
P11
FLA
P10
FLA
P9
FLA
P8
√ √ −
00H
242
FFA6H FLAPHC 0 0 0 0 FLAP
C11
FLAP
C10
FLAP
C9
FLAP
C8
√ √ −
FFA7H FLAPLC FLAP
C7
FLAP
C6
FLAP
C5
FLAP
C4
FLAP
C3
FLAP
C2
FLAP
C1
FLAP
C0
√ √ −
00H 242
FFA8H FLW FLW7 FLW6 FLW5 FLW4 FLW3 FLW2 FLW1 FLW0
R/W
− √ − 00H 243
FFA9H to
FFDFH
− − − − − − − − − − − − − − −
FFE0H IF0
<ADIF>
Note 1
<TMIF
010>
Note 1
<TMIF
000>
Note 1
<TMIF
H1>
<PIF1> <PIF0>
<LVIIF>
0 R/W √ √ − 00H 179
FFE1H to
FFE3H
− − − − − − − − − − − − − − −
FFE4H MK0 <ADM
K>
Note 1
<TMM
K010>
Note 1
<TMM
K000>
Note 1
<TMM
KH1>
<PMK
1>
<PMK
0>
<LVI
MK>
1 R/W √ √ − FFH 180
FFE5H to
FFEBH
− − − − − − − − − − − − − − −
FFECH INTM0 0 0 ES11 ES10 ES01 ES00 0 0 R/W − √ − 00H 180
FFEDH
to FFF2H
− − − − − − − − − − − − − − −
FFF3H PPCC 0 0 0 0 0 0 PPCC1 PPCC0 √ √ − 02H 76
FFF4H OSTS
Note 1
0 0 0 0 0 0 OSTS1 OSTS0
R/W
− √ −
Undefined
Note 2
78, 188
FFF5H to
FFFAH
− − − − − − − − − − − − − − −
FFFBH PCC 0 0 0 0 0 0 PCC1 0 R/W √ √ − 02H 76
Notes 1.
μ
PD78F920x only
2. The oscillation stabilization time that elapses after release of reset is selected by the option byte. For
details, refer to CHAPTER 15 OPTION BYTE.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0S,
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0S.
<R>