Datasheet

CHAPTER 3 CPU ARCHITECTURE
User’s Manual U18172EJ3V0UD
42
Table 3-3. Special Function Registers (2/3)
Bit No. Number of Bits
Manipulated
Simultaneously
Address Symbol
7 6 5 4 3 2 1 0
R/W
1 8 16
After
Reset
Reference
page
FF50H LVIM <LVI
ON>
0 0 0 0 0 <LVI
MD>
<LVI
F>
√ √ − 00H
Note 1
209
FF51H LVIS 0 0 0 0 LVIS3 LVIS2 LVIS1 LVIS0
R/W
− √ − 00H
Note 1
210
FF52H,
FF53H
− − − − − − − − − − − − − − −
FF54H RESF 0 0 0 WDT
RF
0 0 0 LVIRF R − √ − 00H
Note 2
203
FF55H to
FF57H
− − − − − − − − − − − − − − −
FF58H LSRCM 0 0 0 0 0 0 0 <LSR
STOP>
R/W √ √ − 00H 77
FF59H to
FF5FH
− − − − − − − − − − − − − − −
FF60H TMC00
Note 3
0 0 0 0 TMC
003
TMC
002
TMC
001
<OVF
00>
√ √ − 00H 95
FF61H PRM00
Note 3
ES110 ES100 ES010 ES000 0 0 PRM
001
PRM
000
√ √ − 00H 99
FF62H CRC00
Note 3
0 0 0 0 0 CRC
002
CRC
001
CRC
000
√ √ − 00H 97
FF63H TOC00
Note 3
0 <OSPT
00>
<OSPE
00>
TOC
004
<LVS
00>
<LVR
00>
TOC
001
<TOE
00>
R/W
√ √ − 00H 98
FF64H to
FF6FH
− − − − − − − − − − − − − − −
FF70H TMHMD
1
<TMH
E1>
CKS12 CKS11 CKS10 TMMD
11
TMMD
10
<TOLE
V1>
<TOEN
1>
R/W √ √ − 00H 134
FF71H to
FF7FH
− − − − − − − − − − − − − − −
FF80H ADM
Note 3
<ADCS> 0 FR2 FR1 FR0 0 0 <ADCE> √ √ − 00H 161
FF81H ADS
Note 3
0 0 0 0 0 0 ADS1 ADS0
R/W
√ √ − 00H 164
FF82H,
FF83H
− − − − − − − − − − − − − − −
FF84H PMC2
Note 3
0 0 0 0 PMC23 PMC22 PMC21 PMC20 R/W √ √ − 00H
68, 100,
136, 165
FF85H to
FF9FH
− − − − − − − − − − − − − − −
Notes 1. Retained only after a reset by LVI.
2. Varies depending on the reset cause.
3.
μ PD78F920x only
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0S,
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0S.
<R>