Datasheet

CHAPTER 3 CPU ARCHITECTURE
User’s Manual U18172EJ3V0UD
41
Table 3-3. Special Function Registers (1/3)
Bit No. Number of Bits
Manipulated
Simultaneously
Address Symbol
7 6 5 4 3 2 1 0
R/W
1 8 16
After
Reset
Reference
page
FF00H,
FF01H
− − − − − − − − − − − − − − −
FF02H P2 0 0 0 0 P23 P22 P21 P20 √ √ − 00H 68
FF03H P3 0 0 0 P34 0 P32 0 0 √ √ − 00H 68
FF04H P4 0 0 0 0 P43 0 0 P40
R/W
Note 1
√ √ − 00H 68
FF05H to
FF0DH
− − − − − − − − − − − − − − −
FF0EH CMP01 − − − − − − − − − √ − 00H 133
FF0FH CMP11 − − − − − − − −
R/W
− √ − 00H 133
FF10H,
FF11H
− − − − − − − − − − − − − − −
FF12H − − − − − − − −
FF13H
TM00
Note 2
− − − − − − − −
R − −
√
Note 3
0000H 92
FF14H − − − − − − − −
FF15H
CR000
Note 2
− − − − − − − −
− −
√
Note 3
0000H 92
FF16H − − − − − − − −
FF17H
CR010
Note 2
− − − − − − − −
R/W
− −
√
Note 3
0000H 94
FF18H − − − − − − − −
FF19H
ADCR
Note 2
0 0 0 0 0 0 − −
− −
√
Note 3
164
FF1AH ADCRH
Note 2
− − − − − − − −
R
− √ −
Undefined
165
FF1BH to
FF21H
− − − − − − − − − − − − − − −
FF22H PM2 1 1 1 1 PM23 PM22 PM21 PM20 √ √ − FFH 67, 100,
136, 165
FF23H PM3 1 1 1 1 1 PM32 1 1 √ √ − FFH 67
FF24H PM4 1 1 1 1 PM43 1 1 PM40
R/W
√ √ − FFH 67
FF25H to
FF31H
− − − − − − − − − − − − − − −
FF32H PU2 0 0 0 0 PU23 PU22 PU21 PU20 √ √ − 00H 70
FF33H PU3 0 0 0 PU34
Note 4
0 PU32 0 0 √ √ − 00H 70
FF34H PU4 0 0 0 0 PU43 0 0 PU40
R/W
√ √ − 00H 70
FF35H to
FF47H
− − − − − − − − − − − − − − −
FF48H WDTM 0 1 1 WDCS
4
WDCS
3
WDCS
2
WDCS
1
WDCS
0
− √ − 67H 149
FF49H WDTE − − − − − − − −
R/W
− √ − 9AH 150
Notes 1. Only P34 is an input-only port.
2.
μ PD78F920x only
3. A 16-bit access is possible only by the short direction addressing.
4.
μ PD78F950x only
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0S,
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0S.
<R>
<R>