Datasheet

78K0/Ix2 CHAPTER 3 CPU ARCHITECTURE
R01UH0010EJ0500 Rev.5.00 83
Feb 28, 2012
Table 3-9. Special Function Register List : 78K0/IB2 (32 Pins) (6/7)
Bit No. Number of Bits
Manipulated
Simultaneously
Address Symbol
7 6 5 4 3 2 1 0
R/W
1 8 16
After
Reset
Reference
page
FFA1H MCM 0 0 0 0 0 <XSEL> <MCS>
<MCM
0>
R/W    00H 177
FFA2H MOC
<MST
OP>
0 0 0 0 0 0 0 R/W    80H 176
FFA3H OSTC 0 0 0
MOST
11
MOST
13
MOST
14
MOST
15
MOST
16
R    00H 178, 606
FFA4H OSTS 0 0 0 0 0 OSTS2 OSTS1 OSTS0 R/W    05H 179, 607
FFA5H IICA         R/W    00H 482
FFA6H SVA0         R/W    00H 482
FFA7H IICACTL0 <IICE0>
<LREL
0>
<WREL
0>
<SPIE0>
<WTIM
0>
<ACKE
0>
<STT0> <SPT0>
R/W    00H 484
FFA8H IICACTL1 <WUP> 0 <CLD0> <DAD0> <SMC0> <DFC0> 0 0 R/W    00H 493
FFA9H IICAF0 <STCF>
<IICBS
Y>
0 0 0 0
<STCE
N>
<IICRS
V>
R/W    00H 491
FFAAH IICAS0
<MSTS
0>
<ALD0> <EXC0> <COI0> <TRC0>
<ACKD
0>
<STD0> <SPD0> R    00H 489
FFABH               
FFACH RESF 0 0 0
WDTR
F
0 0 0 LVIRF R   
00H
Note
628
FFADH IICWL         R/W    FFH 495
FFAEH IICWH         R/W    FFH 495
FFAFH               
FFB0H        
FFB1H
TX1CR1
       
R/W    0000H 204
FFB2H        
FFB3H
TX1CR2
       
R/W    0000H 204
FFB4H        
FFB5H
TX1CR3
       
R/W    0000H 204
FFB6H        
FFB7H
TX1CCR0
       
R/W    0000H 204
FFB8H               
FFB9H               
FFBAH TMC00 0 0 0 0
TMC00
3
TMC00
2
0
<OVF0
0>
R/W
   00H 263
FFBBH PRM00 0 0 ES010 ES000 0 0
PRM00
1
PRM00
0
R/W
   00H 268
FFBCH CRC00 0 0 0 0 0
CRC00
2
CRC00
1
CRC00
0
R/W
   00H 264
Note The reset value of RESF varies depending on the reset source.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0, and is
defined as an sfr variable using the #pragma sfr directive in the CC78K0.