Datasheet

78K0/Ix2 CHAPTER 3 CPU ARCHITECTURE
R01UH0010EJ0500 Rev.5.00 61
Feb 28, 2012
Table 3-6. Special Function Register List : 78K0/IY2 (4/6)
Bit No.
Number of Bits
Manipulated
Simultaneously
Address Symbol
7 6 5 4 3 2 1 0
R/W
1 8 16
After
Reset
Reference
page
FF79H to
FF7DH
              
FF7EH TX0CTL0
<TX0
TMC>
0 0 0 0
<TX0
CKS2>
<TX0
CKS1>
<TX0
CKS0>
R/W    00H 206
FF7FH TX0CTL1
<TX0IN
TPST>
0
<TX0PW
MCE>
<TX0PW
MCINV>
<TX0P
WM>
0 0 0 R/W    00H 208
FF80H TX0CTL2 0
<TX0T
RGS>
0 0 0 0
<TX0A
DEN>
<TX0C
CS>
R/W    00H 209
FF81H TX0CTL3 0
<TX0C
MPLDS
ET1>
<TX0C
MPLD
SET0>
0
<TX0IN
TP0RM
1>
<TX0IN
TP0RM
0>
<TX0C
MP2R
M1>
<TX0C
MP2R
M0>
R/W    00H 211
FF82H TX0CTL4 0 0
<TX0CM
P1RP>
<TX0CM
P1RM1>
<TX0CM
P1RM0>
<TX0CM
P0RP>
<TX0CM
P0RM1>
<TX0CM
P0RM0>
R/W    00H 213
FF83H TX0IOC0 0 0 0 0
<TX0T
OC1>
<TX0T
OC0>
<TX0T
OL1>
<TX0T
OL0>
R/W    00H 215
FF84H        
FF85H
TX0CR0
       
R/W    0000H 204
FF86H        
FF87H
TX0CR1
       
R/W    0000H 204
FF88H               
FF89H               
FF8AH        
FF8BH
TX0CR2
       
R/W    0000H 204
FF8CH TCL51 0 0 0 0 0 TCL512 TCL511 TCL510 R/W    00H 331
FF8DH to
FF8FH
              
FF90H        
FF91H
TX0CR3
       
R/W    0000H 204
FF92H        
FF93H
TX0CCR0
       
R/W    0000H 204
FF94H TX1CTL0
<TX1T
MC>
0 0 0 0
<TX1C
KS2>
<TX1C
KS1>
<TX1S
KS0>
R/W    00H 206
FF95H TX1CTL1 0 0
<TX1PW
MCE>
0
<TX1P
WM>
0
<TX1M
D1>
<TX1M
D0>
R/W    00H 208
FF96H TX1CTL2 0 0 0 0 0 0
<TX1A
DEN>
<TX1C
CS>
R/W    00H 209
FF97H               
FF98H               
FF99H WDTE         R/W   
1AH/
9AH
Note
364
Note The reset value of WDTE is determined by setting of option byte.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0, and is
defined as an sfr variable using the #pragma sfr directive in the CC78K0.