Datasheet

78K0/Kx2-L CHAPTER 3 CPU ARCHITECTURE
R01UH0028EJ0400 Rev.4.00 104
Sep 27, 2010
Table 3-10. Special Function Register List: 78K0/KC2-L (5/6)
Bit No.
Number of Bits
Manipulated
Simultaneously
Address Symbol
7 6 5 4 3 2 1 0
R/W
1 8 16
After
Reset
Reference
page
FF9DH RTCC0 <RTCE> 0
<RCLO
E1>
<RCLO
E0>
AMPM CT2 CT1 CT0 R/W √ √ − 00H 373
FF9EH RTCC1 <WALE>
<WALI
E>
0
<WAFG> <RIFG> 0 <RWST>
<RWAI
T>
R/W √ √ − 00H 375
FF9FH OSCCTL
<EXCL
K>
<OSC
SEL>
<EXCL
KS>
<OSC
SELS>
0
<RSW
OSC>
<AMP
HXT>
0 R/W √ √ − 00H 202
FFA0H RCM <RSTS> 0 0 0 0 0
<LSR
STOP>
<RST
OP>
R/W √ √ −
80H
Note1
207
FFA1H MCM 0 0 0 0 0 <XSEL> <MCS> <MCM0> R/W √ √ − 00H 209
FFA2H MOC
<MSTOP>
0 0 0 0 0 0 0 R/W √ √ − 80H 208
FFA3H OSTC 0 0 0 MOST11 MOST13 MOST14 MOST15 MOST16 R √ √ − 00H 210, 640
FFA4H OSTS 0 0 0 0 0 OSTS2 OSTS1 OSTS0 R/W
−
√
−
05H 211, 641
FFA5H IICA
− − − − − − − −
R/W
−
√
−
00H 490
FFA6H SVA0
− − − − − − −
0 R/W
−
√
−
00H 490
FFA7H IICACTL0
<IICE0> <LREL0> <WREL0> <SPIE0> <WTIM0> <ACKE0> <STT0> <SPT0>
R/W √ √
−
00H
492
FFA8H IICACTL1
<WUP> 0
<CLD0> <DAD0> <SMC0> <DFC0> 0 0
R/W √ √
−
00H
501
FFA9H IICAF0
<STCF> <IICBSY> 0 0 0 0 <STCEN> <IICRSV>
R/W √ √
−
00H
499
FFAAH IICAS0
<MSTS0> <ALD0> <EXC0> <COI0> <TRC0> <ACKD0> <STD0> <SPD0>
R √ √
−
00H
497
FFABH
− − − − − − − − − − − − − − −
FFACH RESF 0 0 0 WDTRF 0 0 0 LVIRF R
−
√
−
00H
Note2
664
FFADH IICWL
− − − − − − − −
R/W
−
√
−
FFH
503
FFAEH IICWH
− − − − − − − −
R/W
−
√
−
FFH
503
FFAFH
− − − − − − − − − − − − − − −
FFB0H
− − − − − − − −
FFB1H
RSUBC
− − − − − − − −
R
− −
√ 0000H 378
FFB2H SEC 0 SEC40 SEC20 SEC10 SEC8 SEC4 SEC2 SEC1 R/W
−
√
−
00H 378
FFB3H MIN 0 MIN40 MIN20 MIN10 MIN8 MIN4 MIN2 MIN1 R/W
−
√
−
00H 379
FFB4H HOUR 0 0 HOUR20 HOUR10 HOUR8 HOUR4 HOUR2 HOUR1 R/W
−
√
−
12H 379
FFB5H WEEK 0 0 0 0 0 WEEK4 WEEK2 WEEK1 R/W
−
√
−
00H 381
FFB6H DAY 0 0 DAY20 DAY10 DAY8 DAY4 DAY2 DAY1 R/W
−
√
−
01H 380
FFB7H MONTH 0 0 0
MONTH
10
MONTH
8
MONTH
4
MONTH
2
MONTH
1
R/W
−
√
−
01H 382
FFB8H YEAR
YEAR
80
YEAR
40
YEAR
20
YEAR
10
YEAR8 YEAR4 YEAR2 YEAR1 R/W
−
√
−
00H 382
FFB9H SUBCUD DEV F6 F5 F4 F3 F2 F1 F0 R/W
−
√
−
00H 383
Notes 1. The value of this register is 00H immediately after a reset release but automatically changes to 80H after
oscillation accuracy stabilization of high-speed internal oscillator has been waited.
2. The reset value of RESF varies depending on the reset source.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0,
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0.
<R>