Datasheet

78K0/Kx2-L CHAPTER 3 CPU ARCHITECTURE
R01UH0028EJ0400 Rev.4.00 103
Sep 27, 2010
Table 3-10. Special Function Register List: 78K0/KC2-L (4/6)
Bit No.
Number of Bits
Manipulated
Simultaneously
Address Symbol
7 6 5 4 3 2 1 0
R/W
1 8 16
After
Reset
Reference
page
FF6BH TMC50
<TCE
50>
TMC
506
0 0
<LVS
50>
<LVR
50>
TMC
501
<TOE
50>
R/W √ √
−
00H 320
FF6CH TMHMD1
<TMH
E1>
CKS12 CKS11 CKS10
TMMD
11
TMMD
10
<TOLE
V1>
<TOE
N1>
R/W √ √
−
00H 339
FF6DH TMCYC1 0 0 0 0 0 RMC1 NRZB1 <NRZ1> R/W √ √
−
00H 343
FF6EH KRM 0 0
KRM5
Note
1
KRM4
Note
1
KRM3 KRM2 KRM1 KRM0 R/W √ √
−
00H 638
FF6FH RTCC2
<RINT
E>
<RCL
OE2>
<RCK
DIV>
0 0 ICT2 ICT1 ICT0 R/W √ √
−
00H 377
FF70H to
FF79H
− − − − − − − − − − − − − − −
FF7AH SIO11
− − − − − − − −
R
−
√
−
00H 566
FF7BH
− − − − − − − − − − − − − − −
FF7CH SOTB11
− − − − − − − −
R/W
−
√
−
00H 565
FF7DH
to FF7FH
− − − − − − − − − − − − − − −
FF80H CSIM10
<CSIE
10>
TRMD
10
0 DIR10 0 0 0
CSOT
10
R/W √ √
−
00H 566
FF81H CSIC10 0 0 0 CKP10 DAP10 CKS102 CKS101 CKS100 R/W √ √
−
00H 569
FF82H
FF83H
− − − − − − − − − − − − − − −
FF84H SOTB10
− − − − − − − −
R/W
−
√
−
00H 565
FF85H to
FF87H
− − − − − − − − − − − − − − −
FF88H CSIM11
<CSIE
11>
TRMD
11
SSE11
Note1
DIR11 0 0 0
CSOT
11
R/W √ √
−
00H 566
FF89H CSIC11 0 0 0 CKP11 DAP11 CKS112 CKS111 CKS110 R/W √ √
−
00H 569
FF8AH to
FF8BH
− − − − − − − − − −
− − − − −
FF8CH TCL51 0 0 0 0 0 TCL512 TCL511 TCL510 R/W √ √
−
00H 318
FF8DH to
FF98H
− − − − − − − − − −
− − − − −
FF99H WDTE − − − − − − − − R/W
− √ −
1AH/
9AH
Note2
365
FF9AH ALARMWM 0 WM40 WM20 WM10 WM8 WM4 WM2 WM1 R/W
− √ − 00H 384
FF9BH ALARMWH 0 0 WH20 WH10 WH8 WH4 WH2 WH1 R/W
− √ − 12H 384
FF9CH ALARMWW 0 WW6 WW5 WW4 WW3 WW2 WW1 WW0 R/W
− √ − 00H 384
Notes 1. 48-pin products only.
2. The reset value of WDTE is determined by setting of option byte.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0,
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0.