Datasheet

658
Table 19.12 Port D, FP-144 Version (cont)
Extended Mode
Without ROM
(Mode 0)
Extended Mode
Without ROM
(Mode 1)
Extended Mode With
ROM (Mode 2) Single Chip Mode
D15 (I/O) D15 (I/O) PD15 (I/O)/D15 (I/O) PD15 (I/O)
D14 (I/O) D14 (I/O) PD14 (I/O)/D14 (I/O) PD14 (I/O)
D13 (I/O) D13 (I/O) PD13 (I/O)/D13 (I/O) PD13 (I/O)
D12 (I/O) D12 (I/O) PD12 (I/O)/D12 (I/O) PD12 (I/O)
D11 (I/O) D11 (I/O) PD11 (I/O)/D11 (I/O) PD11 (I/O)
D10 (I/O) D10 (I/O) PD10 (I/O)/D10 (I/O) PD10 (I/O)
D9 (I/O) D9 (I/O) PD9 (I/O)/D9 (I/O) PD9 (I/O)
D8 (I/O) D8 (I/O) PD8 (I/O)/D8 (I/O) PD8 (I/O)
D7 (I/O) D7 (I/O) PD7 (I/O)/D7 (I/O) PD7 (I/O)
D6 (I/O) D6 (I/O) PD6 (I/O)/D6 (I/O) PD6 (I/O)
D5 (I/O) D5 (I/O) PD5 (I/O)/D5 (I/O) PD5 (I/O)
D4 (I/O) D4 (I/O) PD4 (I/O)/D4 (I/O) PD4 (I/O)
D3 (I/O) D3 (I/O) PD3 (I/O)/D3 (I/O) PD3 (I/O)
D2 (I/O) D2 (I/O) PD2 (I/O)/D2 (I/O) PD2 (I/O)
D1 (I/O) D1 (I/O) PD1 (I/O)/D1 (I/O) PD1 (I/O)
D0 (I/O) D0 (I/O) PD0 (I/O)/D0 (I/O) PD0 (I/O)
19.5.1 Register Configuration
Table 19.13 summarizes the port D register.
Table 19.13 Port D Register
Name Abbreviation R/W Initial Value Address Access Size
Port D data register H PDDRH R/W H'0000 H'FFFF83A0
H'FFFF83A1
8, 16, 32
Port D data register L PDDRL R/W H'0000 H'FFFF83A2
H'FFFF83A3
8, 16, 32