Hardware manual

Rev. 3.0, 09/98, page 314 of 361
Bit Names
Addr.
(last
byte)
Register
Name
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Module
H'A0 TCR OE OS

CKS2 CKS1 CKS0 PWM0
H'A1 DTR
H'A2 TCNT
H'A3
 
H'A4 TCR OE OS

CKS2 CKS1 CKS0 PWM1
H'A5 DTR
H'A6 TCNT
H'A7
 
H'A8 DADR0 D/A
H'A9 DADR1
H'AA DACR DAOE1 DAOE0 DAE

H'AB
 
H'AC P1PCR P1
7
PCR P1
6
PCR P1
5
PCR P1
4
PCR P1
3
PCR P1
2
PCR P1
1
PCR P1
0
PCR Port 1
H'AD P2PCR P2
7
PCR P2
6
PCR P2
5
PCR P2
4
PCR P2
3
PCR P2
2
PCR P2
1
PCR P2
0
PCR Port 2
H'AE P3PCR P3
7
PCR P3
6
PCR P3
5
PCR P3
4
PCR P3
3
PCR P3
2
PCR P3
1
PCR P3
0
PCR Port 3
H'AF
 
H'B0 P1DDR P1
7
DDR P1
6
DDR P1
5
DDR P1
4
DDR P1
3
DDR P1
2
DDR P1
1
DDR P1
0
DDR Port 1
H'B1 P2DDR P2
7
DDR P2
6
DDR P2
5
DDR P2
4
DDR P2
3
DDR P2
2
DDR P2
1
DDR P2
0
DDR Port 2
H'B2 P1DR P1
7
P1
6
P1
5
P1
4
P1
3
P1
2
P1
1
P1
0
Port 1
H'B3 P2DR P2
7
P2
6
P2
5
P2
4
P2
3
P2
2
P2
1
P2
0
Port 2
H'B4 P3DDR P3
7
DDR P3
6
DDR P3
5
DDR P3
4
DDR P3
3
DDR P3
2
DDR P3
1
DDR P3
0
DDR Port 3
H'B5 P4DDR P4
7
DDR P4
6
DDR P4
5
DDR P4
4
DDR P4
3
DDR P4
2
DDR P4
1
DDR P4
0
DDR Port 4
H'B6 P3DR P3
7
P3
6
P3
5
P3
4
P3
3
P3
2
P3
1
P3
0
Port 3
H'B7 P4DR P4
7
P4
6
P4
5
P4
4
P4
3
P4
2
P4
1
P4
0
Port 4
H'B8 P5DDR

P5
2
DDR P5
1
DDR P5
0
DDR Port 5
H'B9 P6DDR P6
7
DDR P6
6
DDR P6
5
DDR P6
4
DDR P6
3
DDR P6
2
DDR P6
1
DDR P6
0
DDR Port 6
H'BA P5DR

P5
2
P5
1
P5
0
Port 5
H'BB P6DR P6
7
P6
6
P6
5
P6
4
P6
3
P6
2
P6
1
P6
0
Port 6
H'BC
 
H'BD P8DDR

P8
6
DDR P8
5
DDR P8
4
DDR P8
3
DDR P8
2
DDR P8
1
DDR P8
0
DDR Port 8
H'BE P7DR P7
7
P7
6
P7
5
P7
4
P7
3
P7
2
P7
1
P7
0
Port 7
H'BF P8DR

P8
6
P8
5
P8
4
P8
3
P8
2
P8
1
P8
0
Port 8
Notes: PWM0: Pulse-Width Modulation timer channel 0
PWM1: Pulse-Width Modulation timer channel 1
D/A: D/A converter