Hardware manual

Rev. 3.0, 09/98, page 300 of 361
Table A.1 Instruction Set (cont)
Mnemonic Operation
Addressing Mode/
Instruction Length
Operand Size
#xx: 8/16 Rn @Rn @(d:16, Rn) @–Rn/@Rn+ @aa: 8/16 @(d:8, PC) @@aa Implied No. of States
IHNZVC
Condition Code
↔ ↔
DIVXU.B Rs, Rd
AND.B #xx:8, Rd
AND.B Rs, Rd
OR.B #xx:8, Rd
OR.B Rs, Rd
XOR.B #xx:8, Rd
XOR.B Rs, Rd
NOT.B Rd
SHAL.B Rd
SHAR.B Rd
SHLL.B Rd
SHLR.B Rd
ROTXL.B Rd
ROTXR.B Rd
ROTL.B Rd
ROTR.B Rd
Rd16÷Rs8 → Rd16 (RdH:
remainder, RdL: quotient)
Rd8∧#xx:8 → Rd8
Rd8∧Rs8 → Rd8
Rd8⁄#xx:8 → Rd8
Rd8⁄Rs8 → Rd8
Rd8⊕#xx:8 → Rd8
Rd8⊕Rs8 → Rd8
Rd → Rd
B
B
B
B
B
B
B
B
B
B
B
B
B
B
B
B
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
(6) 7) —
0
0
0
0
0
0
0
0
0
0
0
0
0
0
—
—
—
—
—
—
—
—
14
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
↔ ↔
↔ ↔
↔ ↔
↔ ↔
↔ ↔
↔ ↔
↔ ↔ ↔ ↔
↔ ↔ ↔
↔ ↔ ↔
↔ ↔ ↔
↔ ↔ ↔
↔ ↔ ↔
↔ ↔ ↔
↔ ↔ ↔
b
7
b
0
0C
b
7
b
0
0C
C
b
7
b
0
b
7
b
0
0C
C
b
7
b
0
Cb
7
b
0
C
b
7
b
0
C
b
7
b
0