Instruction Manual

DS26503 T1/E1/J1 BITS Element
106 of 123
17. FUNCTIONAL TIMING DIAGRAMS
17.1 Processor Interface
17.1.1 Parallel Port Mode
See the AC Timing section.
17.1.2 SPI Serial Port Mode
Figure 17-1. SPI Serial Port Access, Read Mode, CPOL = 0, CPHA = 0
Figure 17-2. SPI Serial Port Access, Read Mode, CPOL = 1, CPHA = 0
Figure 17-3. SPI Serial Port Access, Read Mode, CPOL = 0, CPHA = 1
1
A7
0 0 0 0 0 0
D7 D6 D5 D4 D3 D2 D1 D0
LSBMSB
LSB
MSB
SCK
CS
MOSI
MISO
B
A6
A5 A4 A3 A2 A1
LSBMSB
A0
SCK
CS
1
A7
0 0 0 0 0 0
D7 D6 D5 D4 D3 D2 D1 D0
LSBMSB
LSB
MSB
MOSI
MISO
B
A6 A5 A4 A3 A2 A1
LSBMSB
A0
SCK
CS
1
A7
0 0 0 0 0 0
D7 D6 D5 D4 D3 D2 D1 D0
LSBMSB
LSB
MSB
MOSI
MISO
B
A6 A5 A4 A3 A2 A1
LSBMSB
A0