Datasheet

Philips Semiconductors Product specification
TrenchMOS transistor BUK9575-100A
Logic level FET BUK9675-100A
Fig.17. Normalised avalanche energy rating.
W
DSS
% = f(T
mb
); conditions: I
D
= 75 A
Fig.18. Avalanche energy test circuit.
Fig.19. Maximum permissible repetitive avalanche
current(I
AV
) versus avalanche time(t
AV
) for unclamped
inductive loads.
Fig.20. Switching test circuit.
20 40 60 80 100 120 140 160 180
Tmb / C
120
110
100
90
80
70
60
50
40
30
20
10
0
WDSS%
1
10
100
0.001 0.01 0.1 1 10
Avalanche Time, t
AV
(ms)
I
AV
Tj prior to avanche 150ºC
25ºC
1
10
100
0.001 0.01 0.1 1 10
Avalanche Time, t
AV
(ms)
I
AV
Tj prior to avanche 150ºC
25ºC
1
10
100
0.001 0.01 0.1 1 10
Avalanche Time, t
AV
(ms)
I
AV
Tj prior to avalanche 150ºC
25ºC
L
T.U.T.
VDD
RGS
R 01
VDS
-ID/100
+
-
shunt
VGS
0
RD
T.U.T.
VDD
RG
VDS
+
-
VGS
0
W
DSS
= 0.5 ⋅LI
D
2
⋅ BV
DSS
/(BV
DSS
− V
DD
)
October 2000 6 Rev 1.200