Information

Enhanced Local Bus Controller
MPC8308 PowerQUICC II Pro Processor Reference Manual, Rev. 1
10-44 Freescale Semiconductor
Table 10-32 lists the signal timing parameters for a GPCM read access as the option register attributes are
varied.
Table 10-32. GPCM Read Control Signal Timing
Option Register Attributes Signal Timing (LCLK clock cycles)
1
1
Times in parentheses are specific for the case LCRR[CLKDIV] = 2; other times apply to all CLKDIV values.
TRLX EHTR XACS ACS t
ARCS
t
CSRP
t
AOE
t
OEN
t
RC
0000X 0 2+SCY 1 0 2+SCY
00010 ¼
(½)
1¾+SCY
(2+SCY)
102+SCY
00011 ½ 1½+SCY 1 0 2+SCY
0010X 0 2+SCY 1 0 2+SCY
0 0 1 10 1 1+SCY 1 0 2+SCY
0 0 1 11 2 1+SCY 2 0 3+SCY
0100X 0 2+SCY 1 1 3+SCY
01010 ¼
(½)
1¾+SCY
(1½+SCY)
113+SCY
01011 ½ 1½+SCY 1 1 3+SCY
0110X 0 2+SCY 1 1 3+SCY
0 1 1 10 1 1+SCY 1 1 3+SCY
0 1 1 11 2 1+SCY 2 1 4+SCY
1 0 0 0X 0 2+2×SCY 1 4 6+2×SCY
1 0 0 10 1¼
(1½)
1¾+2×SCY
(1½+2×SCY)
247+2×SCY
1 0 0 11 1½ 1½+2×SCY 2 4 7+2×SCY
1 0 1 0X 0 2+2×SCY 1 4 6+2×SCY
1 0 1 10 2 1+2×SCY 2 4 7+2×SCY
1 0 1 11 3 1+2×SCY 3 4 8+2×SCY
1 1 0 0X 0 2+2×SCY 1 8 10+2×SCY
1 1 0 10 1¼
(1½)
1¾+2×SCY
(1½+2×SCY)
2 8 11+2×SCY
1 1 0 11 1½ 1½+2×SCY 2 8 11+2×SCY
1 1 1 0X 0 2+2×SCY 1 8 10+2×SCY
1 1 1 10 2 1+2×SCY 2 8 11+2×SCY
1 1 1 11 3 1+2×SCY 3 8 12+2×SCY