Information

DDR Memory Controller
MPC8308 PowerQUICC II Pro Processor Reference Manual, Rev. 1
Freescale Semiconductor 9-59
12
•• •••
44
•• •••
13
• • •••
45
• ••••
14
• • •••
46
• • •••
15
• ••••
47
•• •••
16
•• •
48
•••
17
•• •
49
•••
18
•••
50
•••
19
•• •
51
•••
20
•• •
52
•••
21
•••
53
•••
22
•••
54
•••
23
•• •• •
55
•••
24
•• •
56
•••
25
•• •
57
•••
26
•••
58
•••
27
•• • ••
59
•••
28
•• •••
60
•• •
29
• • •••
61
•••••
30
• ••••
62
•••••
31
•• •••
63
••• ••
Table 9-46. DDR SDRAM ECC Syndrome Encoding (Check Bits)
Check
Bit
Syndrome Bit
01234567
0 •
1 •
2 •
3 •
4 •
5 •
6 •
7 •
Table 9-45. DDR SDRAM ECC Syndrome Encoding (continued)
Data
Bit
Syndrome Bit
Data
Bit
Syndrome Bit
01234567 01234567