Datasheet
MC68HC908LJ12 — Rev. 2.1 Technical Data
Freescale Semiconductor Table of Contents 7
Technical Data — MC68HC908LJ12
Table of Contents
Section 1. General Description
1.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
1.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
1.4 MCU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36
1.5 Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
1.6 Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
1.6.1 Power Supply Pins (V
DD
and V
SS
). . . . . . . . . . . . . . . . . . . .40
1.6.2 Analog Power Supply Pin (V
DDA
). . . . . . . . . . . . . . . . . . . . .40
1.6.3 Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . .41
1.6.4 External Reset Pin (RST). . . . . . . . . . . . . . . . . . . . . . . . . . .41
1.6.5 External Interrupt Pin (IRQ) . . . . . . . . . . . . . . . . . . . . . . . . .41
1.6.6 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . .41
1.6.7 ADC Voltage High Reference Pin (V
REFH
). . . . . . . . . . . . . .41
1.6.8 ADC Voltage Low Reference Pin (V
REFL
) . . . . . . . . . . . . . .41
1.6.9 Port A Input/Output (I/O) Pins (PTA7–PTA0). . . . . . . . . . . .42
1.6.10 Port B I/O Pins (PTB7–PTB0) . . . . . . . . . . . . . . . . . . . . . . .42
1.6.11 Port C I/O Pins (PTC7–PTC0) . . . . . . . . . . . . . . . . . . . . . . .42
1.6.12 Port D I/O Pins (PTD7–PTD0) . . . . . . . . . . . . . . . . . . . . . . .42
1.6.13 LCD Backplane and Frontplane
(BP0–BP2, FP0/BP3, FP1–FP18). . . . . . . . . . . . . . . . . .42
Section 2. Memory Map
2.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
2.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
2.3 Unimplemented Memory Locations . . . . . . . . . . . . . . . . . . . . .43