Datasheet

MC68HC908LJ12 — Rev. 2.1 Technical Data
Freescale Semiconductor Clock Generator Module (CGM) 101
Technical Data — MC68HC908LJ12
Section 8. Clock Generator Module (CGM)
8.1 Contents
8.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
8.4.1 Oscillator Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
8.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . .106
8.4.3 PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
8.4.4 Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . .108
8.4.5 Manual and Automatic PLL Bandwidth Modes. . . . . . . . . .108
8.4.6 Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
8.4.7 Special Programming Exceptions . . . . . . . . . . . . . . . . . . .114
8.4.8 Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . .114
8.4.9 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . .115
8.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115
8.5.1 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . .116
8.5.2 PLL Analog Power Pin (V
DDA
) . . . . . . . . . . . . . . . . . . . . . .116
8.5.3 PLL Analog Ground Pin (V
SSA
) . . . . . . . . . . . . . . . . . . . . .116
8.5.4 Oscillator Output Frequency Signal (CGMXCLK) . . . . . . .116
8.5.5 CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . .116
8.5.6 CGM VCO Clock Output (CGMVCLK) . . . . . . . . . . . . . . . .117
8.5.7 CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . .117
8.5.8 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . .117
8.6 CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
8.6.1 PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
8.6.2 PLL Bandwidth Control Register . . . . . . . . . . . . . . . . . . . .120
8.6.3 PLL Multiplier Select Registers . . . . . . . . . . . . . . . . . . . . .122
8.6.4 PLL VCO Range Select Register . . . . . . . . . . . . . . . . . . . .123
8.6.5 PLL Reference Divider Select Register . . . . . . . . . . . . . . .124